移位寄存单元、移位寄存器、栅极驱动电路和显示面板制造技术

本发明专利技术提供一种移位寄存单元，其中，所述移位寄存单元的工作阶段包括多个帧周期，每个帧周期包括多个不同的帧，所述移位寄存单元包括触发信号输入端、输入模块、上拉模块、下拉控制模块、多个下拉模块和信号输出端,所述下拉控制模块能够在同一个帧周期的各个帧的下拉阶段依次向各个所述下拉模块的控制端提供有效信号。本发明专利技术还提供一种移位寄存器、一种栅极驱动电路和一种显示面板，所述移位寄存单元具有较长的使用寿命，并且，所述移位寄存单元具有较好的电性能，能够满足高信赖性产品的要求。

【技术实现步骤摘要】

本专利技术涉及显示
，具体地，涉及一种移位寄存单元、一种包括该移位寄存单元的移位寄存器、一种包括该移位寄存器的栅极驱动电路和一种包括该栅极驱动电路的显示面板。
技术介绍
为了减小显示装置的边框，通常将栅极驱动电路的移位寄存器集成在阵列基板上。移位寄存器包括级联的多级移位寄存单元，通常，移位寄存单元包括多个晶体管。随着显示装置的功能越来越强大，人们使用显示装置的时间也越来越长，因此，如何提高移位寄存单元中晶体管的使用寿命成为本领域亟待解决的技术问题。
技术实现思路
本专利技术的目的在于提供一种移位寄存单元、一种包括该移位寄存单元的移位寄存器、一种包括该移位寄存器的栅极驱动电路和一种包括该栅极驱动电路的显示面板。所述移位寄存单元具有较长的使用寿命。为了实现上述目的，作为本专利技术的一个方面，提供一种移位寄存单元，其中，所述移位寄存单元的工作阶段包括多个帧周期，每个帧周期包括多个不同的帧，所述移位寄存单元包括触发信号输入端、输入模块、上拉模块、下拉控制模块、多个下拉模块和信号输出端，所述触发信号输入端与所述输入模块的控制端电连接，且所述触发信号输入端能够在所述移位寄存单元的充电阶段向所述输入模块的控制端提供有效信号；所述输入模块的输出端与所述上拉模块的控制端电连接，所述输入模块能够在该输入模块的控制端接收到有效信号时，向所述上拉模块的控制端提供有效信号；所述上拉模块的输入端与初始信号端电连接，所述上拉模块的输出端与所述信号输出端电连接，所述上拉模块能够在该上拉模块的控制端接收到有效信号时，将该上拉模块的输入端与该上拉模块的输出端导通；每个所述下拉模块的输入端均与第二电平信号端电连接，每个所述下拉模块的第一输出端均与所述信号输出端电连接，每个所述下拉模块的第二输出端均与所述上拉模块的控制端电连接，对于任意一个下拉模块而言，当所述下拉模块的控制端接收到有效信号时，所述下拉模块的输入端和该下拉模块的第一输出端、该下拉模块的第二输出端导通；所述下拉控制模块包括多个下拉控制信号输出端，各个下拉控制信号输出端分别与各个所述下拉模块的控制端电连接，所述下拉控制模块能够在同一个帧周期的各个帧的下拉阶段依次向各个所述下拉模块的控制端提供有效信号。优选地，每个所述帧周期包括奇数帧和偶数帧，所述下拉模块包括奇数帧下拉模块和偶数帧下拉模块，所述下拉控制模块能够在奇数帧的下拉阶段向所述奇数帧下拉模块的控制端输出有效信号，并向所述偶数帧下拉模块的控制端输出无效信号，所述下拉控制模块能够在偶数帧的下拉阶段向所述偶数帧下拉模块的控制端输出有效信号，并向所述奇数帧下拉模块的控制端输出无效信号。优选地，所述下拉控制模块包括下拉控制子模块、奇数帧触发子模块和偶数帧触发子模块，所述下拉控制模块的第一输出端包括所述奇数帧触发子模块的第一输出端和所述偶数帧下拉模块的第一输出端，所述下拉模块的第二输出端包括所述奇数帧下拉模块的第二输出端和所述偶数帧触发子模块的第二输出端；所述移位寄存单元还包括第一帧类别信号输入端和第二帧类别信号输入端，所述下拉控制子模块能够在各帧的下拉阶段输出有效信号；所述奇数帧触发子模块的控制端与所述第一帧类别信号输入端电连接，所述奇数帧触发子模块的第一输入端与所述下拉控制子模块的输出端电连接，所述奇数帧触发子模块的第二输入端与所述第二电平信号端电连接，所述奇数帧触发子模块的第一输出端与所述偶数帧下拉模块的控制端电连接，所述奇数帧触发子模块的第二输出端与所述奇数帧下拉模块的控制端电连接，所述奇数帧触发子模块的控制端接收到有效信号时，将所述奇数帧触发子模块的第二输入端与所述奇数帧触发子模块的第一输出端导通，并将所述奇数帧触发子模块的第一输入端与所述奇数帧触发子模块的第二输出端导通；所述偶数帧触发子模块的控制端与所述第二帧类别信号输入端电连接，所述偶数帧触发子模块的第一输入端与所述下拉控制子模块的输出端电连接，所述偶数帧触发子模块的第二输入端与所述第二电平信号端电连接，所述偶数帧触发子模块的第一输出端与所述奇数帧下拉模块的控制端电连接，所述偶数帧触发子模块的第二输出端与所述偶数帧下拉模块的控制端电连接，所述偶数帧触发子模块的控制端接收到有效信号时，将所述偶数帧触发子模块的第二输入端与所述偶数帧触发子模块的第一输出端导通，并将所述偶数帧触发子模块的第一输入端与所述偶数帧触发子模块的第二输出端导通。优选地，所述奇数帧触发子模块包括第一奇数帧触发晶体管和第二奇数帧触发晶体管，所述第一奇数帧触发晶体管的栅极与所述第一帧类别信号输入端电连接，所述第一奇数帧触发晶体管的第一极与所述奇数帧触发子模块的第一输入端电连接，所述第一奇数帧触发晶体管的第二极与所述奇数帧触发子模块的第二输出端电连接，所述第二奇数帧触发晶体管的栅极与所述第一帧类别信号输入端电连接，所述第二奇数帧触发晶体管的第一极与所述第二电平信号端电连接，所述第二奇数帧触发晶体管的第二极与所述奇数帧触发子模块的第一输出端电连接。优选地，所述偶数帧触发子模块包括第一偶数帧触发晶体管和第二偶数帧触发晶体管，所述第一偶数帧触发晶体管的栅极与所述第二帧类别信号输入端电连接，所述第一偶数帧触发晶体管的第一极与所述偶数帧触发子模块的第一输入端电连接，所述第一偶数帧触发晶体管的第二极与所述偶数帧触发子模块的第二输出端电连接；所述第二偶数帧触发晶体管的栅极与所述第二帧类别信号输入端电连接，所述第二偶数帧触发晶体管的第一极与所述第二电平信号端电连接，所述第二偶数帧触发晶体管的第二极与所述偶数帧触发子模块的第一输出端电连接。优选地，所述奇数帧下拉模块包括第一奇数帧下拉晶体管、第二奇数帧下拉晶体管和第三奇数帧下拉晶体管；所述第一奇数帧下拉晶体管的栅极与所述奇数帧下拉模块的控制端电连接，所述第一奇数帧下拉晶体管的第一极与所述信号输出端电连接，所述第一奇数帧下拉晶体管的第二极与所述第二电平信号端电连接；所述第二奇数帧下拉晶体管的第一极与所述上拉模块的控制端电连接，所述第二奇数帧下拉晶体管的第二极与所述第二电平信号端电连接，所述第二奇数晶体管的栅极与所述奇数帧下拉模块的控制端电连接；所述第三奇数帧下拉晶体管的栅极与所述上拉模块的控制端电连接，所述第三奇数帧下拉晶体管的第一极与所述奇数帧下拉模块的控制端电连接，所述第三奇数帧下拉晶体管的第二极与所述第二电平信号端电连接。优选地，所述奇数帧下拉晶体管还包括第一存储电容，所述第一存储电容的第一端与所述奇数帧下拉模块的控制端电连接，所述第一存储电容的第二端与所述第二电平信号端电连接。优选地，所述偶数帧下拉模块包括第一偶数帧下拉晶体管\\第二偶数帧下拉晶体管、第三偶数帧下拉晶体管，所述第一偶数帧下拉晶体管的栅极与所述偶数帧下拉模块的控制端电连接，所述第一偶数帧下拉晶体管的第一极与所述信号输出端电连接，所述第一偶数帧下拉晶体管的第二极与第二电平信号端电连接；所述第二偶数帧下拉晶体管的栅极与所述偶数帧下拉模块的控制端电连接，所述第二偶数帧下拉晶体管的第一极与所述上拉模块的控制端电连接，所述第二偶数帧下拉晶体管的第二极与所述第二电平信号端电连接。所述第三偶数帧下拉晶体管的栅极与所述上拉模块的控制端电连接，所述第三偶数帧下拉晶体管的第一极与所述第二电平信号端电连接，所述第三偶数帧下拉本文档来自技高网...

【技术保护点】
一种移位寄存单元，其特征在于，所述移位寄存单元的工作阶段包括多个帧周期，每个帧周期包括多个不同的帧，所述移位寄存单元包括触发信号输入端、输入模块、上拉模块、下拉控制模块、多个下拉模块和信号输出端，所述触发信号输入端与所述输入模块的控制端电连接，且所述触发信号输入端能够在所述移位寄存单元的充电阶段向所述输入模块的控制端提供有效信号；所述输入模块的输出端与所述上拉模块的控制端电连接，所述输入模块能够在该输入模块的控制端接收到有效信号时，向所述上拉模块的控制端提供有效信号；所述上拉模块的输入端与初始信号端电连接，所述上拉模块的输出端与所述信号输出端电连接，所述上拉模块能够在该上拉模块的控制端接收到有效信号时，将该上拉模块的输入端与该上拉模块的输出端导通；每个所述下拉模块的输入端均与第二电平信号端电连接，每个所述下拉模块的第一输出端均与所述信号输出端电连接，每个所述下拉模块的第二输出端均与所述上拉模块的控制端电连接，对于任意一个下拉模块而言，当所述下拉模块的控制端接收到有效信号时，所述下拉模块的输入端和该下拉模块的第一输出端、该下拉模块的第二输出端导通；所述下拉控制模块包括多个下拉控制信号输出端，各个下拉控制信号输出端分别与各个所述下拉模块的控制端电连接，所述下拉控制模块能够在同一个帧周期的各个帧的下拉阶段依次向各个所述下拉模块的控制端提供有效信号。...

【技术特征摘要】
1.一种移位寄存单元，其特征在于，所述移位寄存单元的工作阶段包括多个帧周期，每个帧周期包括多个不同的帧，所述移位寄存单元包括触发信号输入端、输入模块、上拉模块、下拉控制模块、多个下拉模块和信号输出端，所述触发信号输入端与所述输入模块的控制端电连接，且所述触发信号输入端能够在所述移位寄存单元的充电阶段向所述输入模块的控制端提供有效信号；所述输入模块的输出端与所述上拉模块的控制端电连接，所述输入模块能够在该输入模块的控制端接收到有效信号时，向所述上拉模块的控制端提供有效信号；所述上拉模块的输入端与初始信号端电连接，所述上拉模块的输出端与所述信号输出端电连接，所述上拉模块能够在该上拉模块的控制端接收到有效信号时，将该上拉模块的输入端与该上拉模块的输出端导通；每个所述下拉模块的输入端均与第二电平信号端电连接，每个所述下拉模块的第一输出端均与所述信号输出端电连接，每个所述下拉模块的第二输出端均与所述上拉模块的控制端电连接，对于任意一个下拉模块而言，当所述下拉模块的控制端接收到有效信号时，所述下拉模块的输入端和该下拉模块的第一输出端、该下拉模块的第二输出端导通；所述下拉控制模块包括多个下拉控制信号输出端，各个下拉控制信号输出端分别与各个所述下拉模块的控制端电连接，所述下拉控制模块能够在同一个帧周期的各个帧的下拉阶段依次向各个所述下拉模块的控制端提供有效信号。2.根据权利要求1所述的移位寄存单元，其特征在于，每个所述帧周期包括奇数帧和偶数帧，所述下拉模块包括奇数帧下拉模块和偶数帧下拉模块，所述下拉控制模块能够在奇数帧的下拉阶段向所述奇数帧下拉模块的控制端输出有效信号，并能够向所述偶数帧下拉模块的控制端输出无效信号，所述下拉控制模块能够在偶数帧的下拉阶段向所述偶数帧下拉模块的控制端输出有效信号，并能够向所述奇数帧下拉模块的控制端输出无效信号。3.根据权利要求2所述的移位寄存单元，其特征在于，所述下拉控制模块包括下拉控制子模块、奇数帧触发子模块和偶数帧触发子模块，所述下拉控制模块的第一输出端包括所述奇数帧触发子模块的第一输出端和所述偶数帧下拉模块的第一输出端，所述下拉模块的第二输出端包括所述奇数帧下拉模块的第二输出端和所述偶数帧触发子模块的第二输出端；所述移位寄存单元还包括第一帧类别信号输入端和第二帧类别信号输入端，所述下拉控制子模块能够在各帧的下拉阶段输出有效信号；所述奇数帧触发子模块的控制端与所述第一帧类别信号输入端电连接，所述奇数帧触发子模块的第一输入端与所述下拉控制子模块的输出端电连接，所述奇数帧触发子模块的第二输入端与所述第二电平信号端电连接，所述奇数帧触发子模块的第一输出端与所述偶数帧下拉模块的控制端电连接，所述奇数帧触发子模块的第二输出端与所述奇数帧下拉模块的控制端电连接，所述奇数帧触发子模块的控制端接收到有效信号时，将所述奇数帧触发子模块的第二输入端与所述奇数帧触发子模块的第一输出端导通，并将所述奇数帧触发子模块的第一输入端与所述奇数帧触发子模块的第二输出端导通；所述偶数帧触发子模块的控制端与所述第二帧类别信号输入端电连接，所述偶数帧触发子模块的第一输入端与所述下拉控制子模块的输出端电连接，所述偶数帧触发子模块的第二输入端与所述第二电平信号端电连接，所述偶数帧触发子模块的第一输出端与所述奇数帧下拉模块的控制端电连接，所述偶数帧触发子模块的第二输出端与所述偶数帧下拉模块的控制端电连接，所述偶数帧触发子模块的控制端接收到有效信号时，将所述偶数帧触发子模块的第二输入端与所述偶数帧触发子模块的第一输出端导通，并将所述偶数帧触发子模块的第一输入端与所述偶数帧触发子模块的第二输出端导通。4.根据权利要求3所述的移位寄存单元，其特征在于，所述奇数帧触发子模块包括第一奇数帧触发晶体管和第二奇数帧触发晶体管，所述第一奇数帧触发晶体管的栅极与所述第一帧类别信号输入端电连接，所述第一奇数帧触发晶体管的第一极与所述奇数帧触发子模块的第一输入端电连接，所述第一奇数帧触发晶体管的第二极与所述奇数帧触发子模块的第二输出端电连接，所述第二奇数帧触发晶体管的栅极与所述第一帧类别信号输入端电连接，所述第二奇数帧触发晶体管的第一极与所述第二电平信号端电连接，所述第二奇数帧触发晶体管的第二极与所述奇数帧触发子模块的第一输出端电连接。5.根据权利要求3所述的移位寄存单元，其特征在于，所述偶数帧触发子模块包括第一偶数帧触发晶体管和第二偶数帧触发晶体管，所述第一偶数帧触发晶体管的栅极与所述第二帧类别信号输入端电连接，所述第一偶数帧触发晶体管的第一极与所述偶数帧触发子模块的第一输入端电连接，所述第一偶数帧触发晶体管的第二极与所述偶数帧触发子模块的第二输出端电连接；所述第二偶数帧触发晶体管的栅极与所述第二帧类别信号输入端电连接，所述第二偶数帧触发晶体管的第一极与所述第二电平信号端电连接，所述第二偶数帧触发晶体管的第二极与所述偶数帧触发子模块的第一输出端电连接。6.根据权利要求2至5中任意一项所述的移位寄存单元，其特征在于，所述奇数帧下拉模块包括第一奇数帧下拉晶体管、第二奇数帧下拉晶体管和第三奇数帧下拉晶体管；所述第一奇数帧下拉晶体管的栅极与所述奇数帧下拉模块的控制端电连接，所述第一奇数帧下拉晶体管的第一极与所述信号输出端电连接，所述第一奇数帧下拉晶体管的第二极与所述第二电平信号端电连接；所述第二奇数帧下拉晶体管的第一极与所述上拉模块的控制端电连接，所述第二奇数帧下拉晶体管的第二极与所述第二电平信号端电连接，所述第二奇数晶体管的栅极与所述奇数帧下拉模块的控制端电连接；所述第三奇数...

【专利技术属性】
技术研发人员：马明超，樊君，山岳，
申请(专利权)人：京东方科技集团股份有限公司，鄂尔多斯市源盛光电有限责任公司，
类型：发明
国别省市：北京;11