三维MOS存储芯片的样品制备方法及样品观测方法技术

本发明专利技术提供了一种三维MOS存储芯片的样品制备方法及样品观测方法，所述芯片上包含失效地址、第一参考点和第二参考点；在所述芯片标上覆盖所述第一参考点的第一记号和覆盖所述第二参考点的第二记号；先研磨第一边侧面至所述第一记号处，研磨第二边侧面至所述第二记号处；再对所述芯片进行平面样品制备，根据电子束装置拍出的图像将所述芯片切到所述失效地址所在层。在使用透射电镜对制备出的样品进行观测时，从第一参考点沿垂直所述第一参考点所在侧边方向数出第一距离，从第二参考点沿垂直所述第二参考点所在侧边数出第二距离，两者的交叉点即失效地址的单元结构。

【技术实现步骤摘要】

本专利技术涉及集成电路样品制备领域，特别涉及一种三维MOS存储芯片的样品制备方法及样品观测方法。
技术介绍
存储芯片是嵌入式系统芯片的概念在存储行业的具体应用，是通过在芯片中嵌入软件，实现多功能和高性能，以及对多种协议、多种硬件和不同应用的支持。如果存储芯片中的singlebit(单一比特)失效，产品失效分析样品制备工程师往往需要将这个失效的比特的物理结构从存储芯片里切出来并放到透射电镜中去观察它是否结构异常。对于常规的产品，传统的做法是使用SEM-FIB(电子束-离子束系统)中的电子束或者离子束数出存储芯片上位线和字线的目标值，它们的交叉点即为失效分析样品制备工程师所要观测的地址，通常先将其镀上保护层，并且制作成一定厚度的薄片再放入透射电镜进行观测以查找异常；但是目前的这种方法对于近些年新生产的三维MOS存储芯片结构已经不适用，因为3D-NAND重复单元区在位线和字线的交叉点区域的Z轴方向上还有几十个单元需要被区分开。因此需要专利技术一种针对三维MOS存储芯片的定地址比特(specifiedaddressbit)的新型样品制备手法及样品观测方法。该方法确保将失效地址精确定位到三维，能够用透射电镜方便地进行观测，填补该方面的技术空白，节省时间和机台成本，提高工作效率。
技术实现思路
本专利技术的目的在于提供一种三维MOS存储芯片的样品制备方法及样品观测方法，以解决现有的样品制备方法无法将存储芯片失效地址精确定位到三维，从而无法分析三维存储芯片失效的问题。为解决上述技术问题，本专利技术提供一种三维MOS存储芯片的样品制备方法，包括如下步骤：提供电子束装置和包含失效地址的芯片，所述芯片上有第一参考点和第二参考点，所述第一参考点与所述失效地址在同一铅锤线上，所述第二参考点与所述失效地址在同一水平线上；在所述芯片标上第一记号和第二记号，所述第一记号覆盖所述第一参考点，所述第二记号覆盖所述第二参考点；研磨第一边侧面至所述第一记号处，研磨第二边侧面至所述第二记号处；对所述芯片进行平面样品制备，根据所述电子束装置拍出的图像将所述芯片切到所述失效地址所在层。可选的，在所述三维MOS存储芯片的样品制备方法中，所述第一边侧面是指：所述芯片上与水平线平行，且距所述第一参考点最近的边侧面；所述第二边侧面是指：所述芯片上与水平线垂直，且距所述第二参考点最近的边侧面。可选的，在所述三维MOS存储芯片的样品制备方法中，在所述芯片标上第一记号和第二记号之前，所述三维MOS存储芯片的样品制备方法还包括：先将所述芯片的正面研磨到位线接触层。可选的，在所述三维MOS存储芯片的样品制备方法中，步骤研磨第一边侧面至所述第一记号处，研磨第二边侧面至所述第二记号处包括：在所述芯片标上第三记号、第四记号和第五记号，所述第三记号和所述第四记号在同一水平线，所述第四记号和所述第五记号在同一铅锤线；将第一边侧面研磨至所述第三记号和所述第四记号处，将第二边侧面研磨至所述第四记号和所述第五记号处；再将所述第一边侧面研磨至所述第一记号处、将所述第二边侧面研磨至所述第二记号处。可选的，在所述三维MOS存储芯片的样品制备方法中，研磨第一边侧面至所述第一记号处，研磨第二边侧面至所述第二记号处后，所述三维MOS存储芯片的样品制备方法还包括：在所述第二边侧面上镀上保护层。可选的，在所述三维MOS存储芯片的样品制备方法中，是通过聚焦离子束在所述第二边侧面上镀上保护层。可选的，在所述三维MOS存储芯片的样品制备方法中，所述保护层是铂金。可选的，在所述三维MOS存储芯片的样品制备方法中，在对所述芯片进行平面视图样品制备之前，所述三维MOS存储芯片的样品制备方法还包括：先将所述芯片的侧面朝上粘在支撑物上。可选的，在所述三维MOS存储芯片的样品制备方法中，所述第一记号、所述第二记号、所述第三记号、所述第四记号和所述第五记号是通过聚焦离子束标记在所述芯片上。本专利技术还提供了一种三维MOS存储芯片的样品观测方法，包括如下步骤：从第一参考点沿垂直所述第一参考点所在侧边方向数出第一距离，从第二参考点沿垂直所述第二参考点所在侧边数出第二距离，两者的交叉点即失效地址的单元结构。可选的，在所述三维MOS存储芯片的样品观测方法中，所述第一距离是所述第一参考点与所述失效地址的距离；所述第二距离是所述第二参考点与所述失效地址的距离。在本专利技术提供的三维MOS存储芯片的样品制备方法及样品观测方法中，所述芯片上包含失效地址、与所述失效地址在同一铅锤线上的第一参考点、与所述失效地址在同一水平线上的第二参考点；在所述芯片标上覆盖所述第一参考点的第一记号和覆盖所述第二参考点的第二记号；先研磨第一边侧面至所述第一记号处，研磨第二边侧面至所述第二记号处；再对所述芯片进行平面样品制备，根据所述电子束装置拍出的图像将所述芯片切到所述失效地址所在层。在使用透射电镜对制备出的样品进行观测时，从第一参考点沿垂直所述第一参考点所在侧边方向数出第一距离，从第二参考点沿垂直所述第二参考点所在侧边数出第二距离，两者的交叉点即失效地址的单元结构。附图说明图1是本专利技术提供的三维MOS存储芯片的样品制备方法的流程示意图；图2～图8是本专利技术提供的三维MOS存储芯片的样品制备方法中所形成的器件结构示意图。具体实施方式以下结合附图和具体实施例对本专利技术提出的三维MOS存储芯片的样品制备方法及样品观测方法作进一步详细说明。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。本专利技术提供了一种三维MOS存储芯片的样品制备方法，具体流程示意图如图1所示，该方法能够将存储芯片上的失效地址精确定位到三维，适用于三维MOS存储芯片结构，所述三维MOS存储芯片的样品制备方法包括如下步骤：步骤S11，提供电子束装置和包含失效地址的芯片，所述芯片上有第一参考点和第二参考点，所述第一参考点与所述失效地址在同一铅锤线上，所述第二参考点与所述失效地址在同一水平线上；步骤S12，在所述芯片标上第一记号和第二记号，所述第一记号覆盖所述第一参考点，所述第二记号覆盖所述第二参考点；步骤S13，研磨第一边侧面至所述第一记号处，研磨第二边侧面至所述第二记号处；步骤S14，对所述芯片进行平面样品制备，根据所述电子束装置拍出的图像将所述芯片切到所述失效地址所在层。具体的，首先提供电子束装置和包含失效地址S的芯片，在所述芯片上有第一参考点A和第二参考点B，如图2所示。并且，所述第一参考点A与所述失效地址S在同一铅锤线上，所述第二参考点B与所述失效地址S在同一水平线上，记下所述第一参考点A距离所述失效地址S的第一距离x，所述第二参考点B距离所述失效地址S的第二距离y。首先，先将所述芯片的正面研磨到位线钨柱接触层。接着，在所述芯片标上第一记号1和第二记号2。具体的，所述第一记号1覆盖所述第一参考点A，所述第二记号2覆盖所述第二参考点B。另外，在所述芯片标上第三记号3、第四记号4和第五记号5，如图3所示。请继续参阅图3，所述第三记号3和所述第四记号4在同一水平线上，所述第四记号4和所述第五记号5在同一铅锤线上。具体的，所述第一记号1、所述第二记号2、所述第三记号3、所述第四记号4和所述第五记号5是本文档来自技高网...

【技术保护点】
一种三维MOS存储芯片的样品制备方法，其特征在于，包括如下步骤：提供电子束装置和包含失效地址的芯片，所述芯片上有第一参考点和第二参考点，所述第一参考点与所述失效地址在同一铅锤线上，所述第二参考点与所述失效地址在同一水平线上；在所述芯片标上第一记号和第二记号，所述第一记号覆盖所述第一参考点，所述第二记号覆盖所述第二参考点；研磨第一边侧面至所述第一记号处，研磨第二边侧面至所述第二记号处；对所述芯片进行平面样品制备，根据所述电子束装置拍出的图像将所述芯片切到所述失效地址所在层。

【技术特征摘要】
1.一种三维MOS存储芯片的样品制备方法，其特征在于，包括如下步骤：提供电子束装置和包含失效地址的芯片，所述芯片上有第一参考点和第二参考点，所述第一参考点与所述失效地址在同一铅锤线上，所述第二参考点与所述失效地址在同一水平线上；在所述芯片标上第一记号和第二记号，所述第一记号覆盖所述第一参考点，所述第二记号覆盖所述第二参考点；研磨第一边侧面至所述第一记号处，研磨第二边侧面至所述第二记号处；对所述芯片进行平面样品制备，根据所述电子束装置拍出的图像将所述芯片切到所述失效地址所在层。2.如权利要求1所述的三维MOS存储芯片的样品制备方法，其特征在于，所述第一边侧面是指：所述芯片上与水平线平行，且距所述第一参考点最近的边侧面；所述第二边侧面是指：所述芯片上与水平线垂直，且距所述第二参考点最近的边侧面。3.如权利要求1所述的三维MOS存储芯片的样品制备方法，其特征在于，在所述芯片标上第一记号和第二记号之前，所述三维MOS存储芯片的样品制备方法还包括：先将所述芯片的正面研磨到位线接触层。4.如权利要求1所述的三维MOS存储芯片的样品制备方法，其特征在于，步骤研磨第一边侧面至所述第一记号处，研磨第二边侧面至所述第二记号处包括：在所述芯片标上第三记号、第四记号和第五记号，所述第三记号和所述第四记号在同一水平线，所述第四记号和所述第五记号在同一铅锤线；将所述第一边侧面研磨至所述第三记号和所述第四记号处，将所述第二边侧面研磨至所述第四记号和所述...

【专利技术属性】
技术研发人员：高慧敏，张顺勇，汤光敏，卢勤，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北;42