半导体装置以及半导体装置的制造方法制造方法及图纸

提供在高温条件下也有高可靠性的半导体装置及其制造方法。在与主半导体元件(10)同一碳化硅基体(100)配置过电压保护部、电流感测部和温度感测部等保护控制电路。主半导体元件(10)的栅极焊盘(19)、构成保护控制电路的多个半导体元件的各电极焊盘(32、48、54、55)在活性区域(101)中央部以直线状配置1列。主半导体元件(10)的源极焊盘(12)以夹着源极焊盘(12)以外的电极焊盘(19、32、48、54、55)的方式配置多个。主半导体元件(10)的源极焊盘(12)和栅极焊盘(19)、构成保护控制电路的多个半导体元件的各电极焊盘(32，48，54，55)隔着全部镀膜和焊接膜配置端子销。

Semiconductor device and method of manufacturing semiconductor device

Semiconductor device with high reliability at high temperature and method of manufacturing the same. In the same silicon carbide substrate (100) with the main semiconductor element (10), the overvoltage protection part, the electric flu measuring part and the temperature sensing part are arranged in the protection circuit. The electrode pads (32, 48, 54, and 55) of a plurality of semiconductor elements constituting the protection control circuit are arranged in a straight line shape in the central part of the active region (101) to form a column of a main semiconductor element (10). A source pad (12) of the main semiconductor element (10) is configured with a plurality of electrode pads (19, 32, 48, 54, and other) outside the source pad (12). A plurality of electrode pads (32, 48, and 55) constituting a plurality of semiconductor elements constituting the protection control circuit are provided with a plurality of electrode pads (10, 54, and 19).

【技术实现步骤摘要】

本专利技术涉及半导体装置以及半导体装置的制造方法。
技术介绍
以往，使用硅(Si)作为控制高电压、大电流的功率半导体装置的构成材料。功率半导体装置为双极晶体管、IGBT(InsulatedGateBipolarTransistor：绝缘栅型双极晶体管)、MSOFET(MetalOxideSemiconductorFieldEffect：绝缘栅型场效应晶体管)等多种，它们配合用途而被适当地使用。例如，双极晶体管、IGBT与MSOFET相比，电流密度高且能够大电流化，但无法高速地开关。具体而言，双极晶体管的极限是在数kHz程度的开关频率下使用，IGBT的极限是在数十kHz程度的开关频率下使用。另一方面，功率MSOFET与双极晶体管、IGBT相比，电流密度低且难以大电流化，但达到数MHz程度的高速开关动作是可能的。市场对于兼具大电流和高速性的功率半导体装置的要求强烈，倾力进行IGBT、功率MSOFET的改进，现在的开发已几乎接近材料极限。因此，从功率半导体装置的观点出发，研究取代硅的半导体材料，作为能够制成(制造)低导通电压、高速特性、高温特性优异的下一代的功率半导体装置的半导体材料，碳化硅(SiC)备受瞩目(例如，参照下述非专利文献1。)。碳化硅是化学上非常稳定的半导体材料，带隙宽达3eV，即使在高温下也能够作为半导体极其稳定地使用。另外，碳化硅的最大电场强度比硅高1个数量级以上，因此作为能够使导通电阻足够小的半导体材料而被期待。这样的碳化硅的特长也同样适用于例如氮化镓(GaN)等带隙比硅宽的其它半导体(以下，称作宽带隙半导体)。因此，通过使用宽带隙半导体，能够使半导体装置的高耐压化成为可能(例如，参照下述非专利文献2。)。对于使用这样的碳化硅而成的高耐压半导体装置而言，在高耐压半导体装置产生的损失变少，相应地在例如逆变器中使用时，在与使用硅而成的以往的半导体装置相比高1个数量级的载频下使用。在将高耐压半导体装置在高的载频下使用的情况下，构成高耐压半导体装置的半导体芯片的发热温度变高，会给器件的可靠性带来负面影响。特别是，利用接合装置(连接器)使焊线接合到设于半导体芯片的正面的正面电极，因在高温度下的使用使正面电极与焊线的紧贴性降低，给半导体装置的可靠性带来负面影响。作为其它的布线结构提出了如下结构来取代焊线，该结构为将成为使正面电极的电位引出到外部的外部连接用端子的平板状的布线部件与正面电极接合(例如，参照下述专利文献1(第0032～0034段)。)。下述专利文献1中，使布线部件本身具有的热容量大于焊线本身具有的热容量，并且增大与半导体芯片的接触面积，由此提高放热效率。另外，作为其它的布线结构提出了如下结构，该结构为将成为外部连接用端子的销状的布线部件(以下，称作端子销)在相对于芯片正面大致垂直直立的状态下与正面电极接合。对于具备使用了端子销的布线结构的以往的半导体装置的结构，以作为使用碳化硅而制成的开关器件的平面栅结构的n沟道型MSOFET为例进行说明。图10是表示以往的半导体装置的结构的剖视图。图10所示的以往的半导体装置在包括碳化硅的半导体基体(以下，称作碳化硅基体(半导体芯片))200的正面(p型碳化硅层104侧的面)侧具备主半导体元件210的一般的MOS栅(包括金属-氧化膜-半导体的绝缘栅)结构。碳化硅基体200为在包括碳化硅的n+型支承基板(以下，称作n+型碳化硅基板)201的正面上依次层叠包括碳化硅的n-型半导体层(以下，称作n-型碳化硅层)202、包括碳化硅的p型半导体层(以下，称作p型碳化硅层)204而成。在碳化硅基体200的正面，相互分离地设有源极(源极焊盘)212以及栅极焊盘(未图示)。源极212与n+型源极区205以及p+型接触区206接触，利用层间绝缘膜211而与栅极209电绝缘。栅极焊盘在图示省略部分与栅极209电连接。在源极212上以及栅极焊盘上分别隔着镀膜213以及焊料层214接合有不同的端子销215。除源极212以及栅极焊盘的表面的镀膜213以外的部分被第一保护膜216覆盖。第二保护膜217覆盖镀膜213与第一保护膜216的边界。漏极218与碳化硅基体200的背面(n+型碳化硅基板201的背面)接触。附图标记203、204a为p型基极区。p型基极区204a为p型碳化硅层204的除n+型源极区205以及p+型接触区206以外的部分。附图标记207、208分别为n型JFET区域以及栅绝缘膜。对于图10所示的构成的MSOFET而言，在相对于源极212正电压外加到漏极218的状态下，阈值电压以下的电压外加到栅极209时，p型基极区204a与n型JFET区域207之间的pn结成为反向偏置的状态，因此确保活性区域的相反方向耐压，电流不流动。另一方面，若向栅极209外加阈值电压以上的电压，则在p型基极区204a的直接在栅极209下方(漏极侧)的部分的表面层形成n型的反转层(沟道)。由此，电流以n+型碳化硅基板201、n-型碳化硅层202、n型JFET区域207、p型基极区204a的表面反转层以及n+型源极区205的路径流动。这样，通过控制栅极电压，能够进行公知的MSOFET的开关动作。现有技术文献专利文献专利文献1：日本特开2014-099444号公报非专利文献非专利文献1：K.西娜(K.Shenai)，共3名，用于高功率电子器件的最佳半导体(OptimumSemicondutorsforHigh-powerElectronics)，IEEE电子器件汇刊(IEEETransactionsonElectronDevices)，1989年9月，第36卷，第9号，p.1811-1823非专利文献2：B.贾扬巴利加(B.JayantBaliga)著，碳化硅功率器件(siliconcarbidepowerdevices)，(美国)，世界科学出版公司(WorldScientificpublishingCo.)，2006年3月30日，p.61
技术实现思路
技术问题然而，对于以往的半导体装置而言，只在主半导体元件210的源极(源极焊盘)212以及栅极焊盘隔着镀膜213以及焊料层214而接合端子销215。另一方面，在配置于同一半导体芯片(碳化硅基体200)的保护电路、控制电路以及运算电路等省略图示的电路部的电极焊盘接合有焊线。因此，存在在高温度条件下，电路部的电极焊盘与焊线的紧贴性降低，半导体装置的可靠性劣化的问题。本专利技术为了解决上述现有技术的问题点，目的在于提供即使在高温度条件下也具有高的可靠性的半导体装置以及半导体装置的制造方法。技术方案为了解决上述课题，实现本专利技术的目的，本专利技术的半导体装置具有如下特征。多个半导体元件被配置在同一半导体基板，该半导体基板包括带隙比硅宽的半导体。分别与上述多个半导体元件电连接的多个电极焊盘以规定的平面布局被配置在上述半导体基板的正面。使上述电极焊盘的电位引出到外部的端子销分别隔着镀膜而焊料接合到全部的上述电极焊盘上。另外，本专利技术的半导体装置在上述专利技术中，其特征在于，上述多个半导体元件由第一半导体元件和一个以上的第二半导体元件构成，上述第一半导体元件进行主动作，上述第二半导体元件保护或者控制上述第一半导体元件。另外，本专利技术的半导体装置在上述专利技术中，其特征在于本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，具备：多个半导体元件，所述多个半导体元件被配置在同一半导体基板，该半导体基板包括带隙比硅宽的半导体；以及多个电极焊盘，所述多个电极焊盘以规定的平面布局被配置在所述半导体基板的正面，并且分别与所述多个半导体元件电连接，将使所述电极焊盘的电位引出到外部的端子销分别隔着镀膜而焊料接合到全部的所述电极焊盘上。

【技术特征摘要】
2015.10.19 JP 2015-205337;2016.06.03 JP 2016-111751.一种半导体装置，其特征在于，具备：多个半导体元件，所述多个半导体元件被配置在同一半导体基板，该半导体基板包括带隙比硅宽的半导体；以及多个电极焊盘，所述多个电极焊盘以规定的平面布局被配置在所述半导体基板的正面，并且分别与所述多个半导体元件电连接，将使所述电极焊盘的电位引出到外部的端子销分别隔着镀膜而焊料接合到全部的所述电极焊盘上。2.根据权利要求1记载的半导体装置，其特征在于，所述多个半导体元件由第一半导体元件和一个以上的第二半导体元件构成，所述第一半导体元件进行主动作，所述第二半导体元件保护或者控制所述第一半导体元件。3.根据权利要求2记载的半导体装置，其特征在于，具有将与多个所述第二半导体元件中的各个分别电连接的所述电极焊盘配置在供主电流流动的活性区域的中央部而成的平面布局。4.根据权利要求2或3记载的半导体装置，其特征在于，所述第二半导体元件配置为两个以上，所述半导体装置具有将与两个以上的所述第二半导体元件中的各个分别电连接的所述电极焊盘以直线状配置为1列而成的平面布局。5.根据权利要求2记载的半导体装置，其特征在于，所述第二半导体元件配置为两个以上，所述半导体装置具有将与两个以上的所述第二半导体元件中的各个分别电连接的所述电极焊盘以隔着与所述第一半导体元件电连接的所述电极焊盘的方式分开配置在两个位置而成的平面布局。6.根据权利要求2～5中任一项记载的半导体装置，其特征在于，所述第二半导体元件是保护所述第一半导体元件免受过电压损害的第一过电压保护部、检测流到所述第一半导体元件的电流的电流感测部、检测所述第一半导体元件的温度的温度感测部、或者控制所述第一半导体元件的运算电路部。7.根据权利要求1记载的半导体装置，其特征在于，所述第一半导体元件具有：第二导电型的第一半导体区域，其设置在第一导电型的所述半导体基板的正面侧；第一导电型的第二半导体区域，其选择性地设置在所述第一半导体区域的内部；栅绝缘膜，其与所述第一半导体区域的在所述第二半导体区域和所述半导体基板之间的区域接触而设置；栅极，其以隔着所述栅绝缘膜的方式设置在与所述第一半导体区域相反的一侧；第一电极，其与所述第一半导体区域和所述第二半导体区域接触；以及第二电极，其与所述半导体基板的背面接触，将所述第一电极作为与所述第一半导体元件电连接的所述电极焊盘。8.根据权利要求1记载的半导体装置，其特征在于，带隙比硅宽的半导体为碳化硅。9.根据权利要求6记载的半导体装置，其特征在于，所述第一半导体元件的元件结构与成为所述电流感测部的所述第二半导体元件的元件结构以规定节距配置。10.根据权利要求9记载的半导体装置，其特征在于，成为所述电...

【专利技术属性】
技术研发人员：椎木崇，山田昭治，原田祐一，星保幸，
申请(专利权)人：富士电机株式会社，
类型：发明
国别省市：日本;JP