具有插入层的半导体结构及其制造方法技术

提供了半导体结构及其形成方法。该半导体结构包括衬底、在衬底上方形成的界面层以及在界面层上方形成的插入层。该半导体结构还包括在插入层上方形成的栅极介电层和在栅极介电层上方形成的栅极结构。此外，该插入层由M1Ox制成，并且M1是金属，O是氧，以及x是大于4的值。本发明专利技术的实施例还涉及具有插入层的半导体结构及其制造方法。

Semiconductor structure with insert layer and manufacturing method thereof

Semiconductor structure and method of forming the same. The semiconductor structure includes a substrate, an interface layer formed over the substrate, and an insertion layer formed on the interface layer. The semiconductor structure further includes a gate dielectric layer formed over the insertion layer and a gate structure formed over the gate dielectric layer. In addition, the insert layer is made of M1Ox, and M1 is metal, O is oxygen, and X is greater than 4 value. The embodiment of the invention also relates to a semiconductor structure with an insert layer and a manufacturing method thereof.

【技术实现步骤摘要】

本专利技术的实施例涉及集成电路器件，更具体地，涉及具有插入层的半导体结构及其制造方法。
技术介绍
半导体器件用于诸如个人电脑、手机、数码相机和其它电子设备的各种电子应用中。通常通过在半导体衬底上方依次沉积绝缘或介电层、导电层和半导体材料层以及使用光刻图案化各个材料层以在各个材料层上形成电路组件和元件来制造半导体器件。然而，虽然现有的半导体制造工艺对于它们的预期目的通常已经足够，但是随着器件持续按比例缩小，它们不是在所有方面都已完全令人满意。
技术实现思路
本专利技术的实施例提供了一种半导体结构，包括：衬底；界面层，形成在所述衬底上方；插入层，形成在所述界面层上方；栅极介电层，形成在所述插入层上方；以及栅极结构，形成在所述栅极介电层上方，其中，所述插入层由M1Ox制成，并且M1是金属，O是氧，以及x是大于4的值。本专利技术的另一实施例提供了一种半导体结构，包括：衬底；界面层，形成在所述衬底上方；插入层，形成在所述界面层上方；栅极介电层，形成在所述插入层上方；以及栅极结构，形成在所述栅极介电层上方，其中，所述插入层由M1Ox制成，所述栅极介电层由M2Oy制成，并且其中，M1是金属，M2是金属，O是氧，以及x是大于y的数。本专利技术的又一实施例提供了一种用于制造半导体结构的方法，包括：在衬底上方形成界面层；在所述界面层上方形成插入层；在所述插入层上方形成栅极介电层；以及在所述栅极介电层上方形成栅极结构，其中，所述插入层由M1mOn制成，M1是金属，O是氧，m是在从1至2的范围内的值，并且n是在从1.2至3.5的范围内的值。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1A至图1D是根据一些实施例的形成半导体结构的各个阶段的截面表示。图2A至图2B是根据一些实施例的形成半导体结构的各个阶段的截面表示。图3是根据一些实施例的半导体结构的截面表示。图4A至图4H是根据一些实施例的形成半导体结构的各个阶段的立体图。图5是根据一些实施例的半导体结构的截面表示。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实例。此外，本专利技术可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。提供了半导体结构及其制造方法的实施例。半导体结构包括在界面层和栅极介电层之间形成的插入层。该插入层由金属氧化物制成，并且插入层中的氧可以补充栅极介电层中的氧空位。图1A至如1D是根据一些实施例的形成半导体结构100a的各个阶段的截面表示。如图1A所示，根据一些实施例，接收衬底102。衬底102可以是诸如硅晶圆的半导体晶圆。可选地或额外地，衬底102可以包括元素半导体材料、化合物半导体材料和/或合金半导体材料。元素半导体材料的实例可以是但是不限于晶体硅、多晶硅、非晶硅、锗和/或金刚石。化合物半导体材料的实例可以是但是不限于碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟。合金半导体材料的实例可以是但是不限于SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP。根据一些实施例，如图1A所示，在衬底102上方形成伪栅极结构104。根据一些实施例，伪栅极结构104包括界面层106、插入层108、栅极介电层110和伪栅电极层112。在一些实施例中，界面层106由SiO2、GeO2、HfSiO、SiON等制成。在一些实施例中，界面层106具有在从约至约的范围内的厚度。界面层106可以通过实施原子层沉积(ALD)工艺、热氧化工艺、UV-臭氧氧化工艺或化学汽相沉积(CVD)工艺形成。根据一些实施例，如图1A所示，在界面层106上方形成插入层108，并且在插入层108上方形成栅极介电层110。插入层108可以形成为补充栅极介电层110中的氧空位。相应地，用于形成插入层108的材料可能比用于形成栅极介电层110的材料包含更多的氧。在一些实施例中，插入层108和栅极介电层110都由金属氧化物制成，但是用于形成插入层108的金属氧化物具有比用于形成栅极介电层110的金属氧化物的配位数更高的配位数。在一些实施例中，插入层108由M1Ox制成。M1是金属。在一些实施例中，M1从Hf、Al、Y、Ga、Sc、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb或Lu中选择。O是氧。在一些实施例中，x是大于4的值。在一些实施例中，x在从约5至约10的范围内。如上所述，插入层108可以形成为补充栅极介电层110中的氧空位。并且因此x应该足够大，从而使得插入层108可以提供足够的氧以修复栅极介电层110中的氧空位。然而，x不能太大，否则插入层108的介电常数可能太高并且可能影响随后的制造工艺中在插入层108上方形成的栅极结构的性能。在一些实施例中，栅极介电层110由M2Oy制成。M2是金属。在一些实施例中，M2从Hf、Al、Y、Ga、Sc、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb或Lu中选择。O是氧。在一些实施例中，y小于5。在一些实施例中，y在从约1至4的范围内。在一些实施例中，M1和M2是相同的金属，但是用于形成插入层108和栅极介电层110的材料的配位数不同。例如，插入层108由M1Ox制成，并且栅极介电层110由M2Oy制成。此外，x大于y。在一些实施例中，插入层108由HfOx制成，并且栅极介电层110由HfOy制成，而x等于或大于5，并且y等于或小于4。在一些实施例中，栅极介电层110的介电常数大于插入层108的介电常数。在一些实施例中，栅极介电层110的介电常数在从18至25的范围内。在一些实施例中，插入层108的介电常数在从13至17的范围内。在一些实施例中，插入层108的介电常数大于界面层的介电常数。在一些实施例中，M1mOn，M1是金属，O是氧，m是在从约1至约2的范围内的值，并且n是在从约1至约3的范围内的值。在一些实施例中，M1是Hf、Al、Y、Ga、Sc、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb或Lu。在一些实施例中，n与m的比率在从约5至约10的范围内。在一些实施例中，插入层108具有在从约至约的范围内的厚度。插入层108应该本文档来自技高网...

【技术保护点】
一种半导体结构，包括：衬底；界面层，形成在所述衬底上方；插入层，形成在所述界面层上方；栅极介电层，形成在所述插入层上方；以及栅极结构，形成在所述栅极介电层上方，其中，所述插入层由M1Ox制成，并且M1是金属，O是氧，以及x是大于4的值。

【技术特征摘要】
2015.10.20 US 14/918,0541.一种半导体结构，包括：衬底；界面层，形成在所述衬底上方；插入层，形成在所述界面层上方；栅极介电层，形成在所述插入层上方；以及栅极结构，形成在所述栅极介电层上方，其中，所述插入层由M1Ox制成，并且M1是金属，O是氧，以及x是大于4的值。2.根据权利要求1所述的半导体结构，其中，M1从Hf、Al、Y、Ga、Sc、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb或Lu中选择。3.根据权利要求1所述的半导体结构，其中，所述栅极介电层由M2Oy制成，M2是金属，以及y在从1至4的范围内。4.根据权利要求3所述的半导体结构，其中，x在从5至10的范围内。5.根据权利要求1所述的半导体结构，其中，所述栅极介电层的介电常数大于所述插入层的介电常数。6.根据权利要求...

【专利技术属性】
技术研发人员：连承伟，王智麟，郭康民，林智伟，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71