PLL双边沿锁定检测器制造技术

指示目标信号与参考信号同相的锁定信号包括在目标信号的上升和下降边沿检测参考信号。在参考信号的上升和下降边沿检测目标信号。在目标与参考信号之间的异相状况用来将定时装置置于重置状态中。在允许定时装置超时时，确立如下信号，该信号指示目标信号被视为锁定到参考信号。

PLL bilateral edge lock detector

A locking signal indicating that the target signal is in phase with the reference signal includes detecting a reference signal at the rising and falling edges of the target signal. Target signal detection at the rising and falling edges of the reference signal. The phase difference between the target and the reference signal is used to place the timing device in the reset state. When the timing device is allowed to exceed, the following signal is established, which indicates that the target signal is locked to the reference signal.

【技术实现步骤摘要】
分案申请说明本申请是于2013年4月15日进入中国国家阶段的、申请号为201180049897.1、名称为“PLL双边沿锁定检测器”的专利申请的分案申请。有关申请的交叉引用本公开要求于2010年10月26日提交的第61/406,953号美国临时申请的优先权，出于所有目的而通过引用将该申请的内容结合于此。
本公开内容涉及锁相环(PLL)电路，并且具体地涉及用于检测PLL的输出何时已经锁定到参考信号上的电路部分。
技术介绍
除非这里另有明示，在这一章节中描述的方式不是本申请中的权利要求的现有技术，并且不因包含于这一章节中而承认为现有技术。在通信电子设备和数字电子设备中广泛使用锁相环(PLL)。在无线产品中，PLL通常用来生成高速系统时钟。在对用于PLL的电子设备上电时，PLL输出信号的频率可能需要约数十微秒以变得稳定。通常提供锁定检测器电路以检测PLL输出信号的频率何时已经稳定。锁定检测器可以生成可以由系统用于时钟门控的锁定信号。在图1中图示典型PLL电路配置。PLL电路100的主要块通常包括相位频率检测器112、电荷泵114、低通滤波器116、压控振荡器(VCO)118和反馈计数器120。相位频率检测器112检测在参考信号(时钟)Fref与反馈信号(时钟)Ffb之间的相位频率差，并且基于反馈信号Ffb的频率(反馈频率)是否滞后或者超前于参考信号Fref的频率(参考频率)生成“向上”(U)或者“向下”(D)控制信号。相位频率检测器112向电荷泵114输出这些“向上”和“向下”信号。如果电荷泵接收“向上”信号，则向低通滤波器116中驱动电流。反言之，如果电荷泵114接收“向下”信号，则从低通滤波器116汲取电流。低通滤波器116将这些信号转换成用来控制VCO118的控制电压(DC电平)。基于控制电压，VCO118的PLL输出信号Fo以更高或者更低频率振荡，这影响反馈信号Ffb的相位和频率。因此如果相位检测器112产生“向上”信号，则PLL输出信号Fo的频率增加。“向下”信号减少PLL输出信号Fo的频率。一旦参考信号Fref和反馈信号Ffb具有相同相位和频率，则VCO118的输出稳定。在对准参考信号Fref和反馈信号Ffb时，PLL输出信号Fo不同地称为“锁定”、“锁定到参考信号”等。可以在反馈环中插入除以N的计数器120以将PLL输出信号Fo的幅度增加至参考信号Fref以上。PLL输出信号Fo等于参考信号Fref的N倍。锁定检测器102比较参考信号Fref与反馈信号Ffb以确定锁定状况何时已经出现。在锁定状况已经出现时输出锁定信号。图1还图示简单时序图。当在时间t0向电路部分施加功率时，PLL输出信号Fo的频率开始增加。在t0与t1之间的时间段期间，PLL频率不稳定并且不能由系统使用。在时间t1，PLL频率已经稳定，但是通常允许时间段(t2-t1)流逝以保证PLL输出信号Fo已经完全稳定。因而在t0与t2之间的时间段期间，锁定信号保持“LO”。在时间t2，锁定信号变“高”以表明PLL输出信号Fo准备好钟控系统逻辑。图2图示用于锁定检测器102的常规实现方式，该锁定检测器基于参考信号Fref和反馈信号Ffb的上升边沿确定信号锁定。锁定检测器包括两个触发器电路，诸如除法器202和204。参考信号Fref由反相延迟线206延迟，并且延迟的信号Fref’向触发器202中馈送。反馈信号Ffb钟控触发器202。类似地，对于触发器204而言，反馈信号Ffb由反相延迟线208延迟，并且延迟的信号Ffb’向触发器204中馈送。反馈信号Fref钟控触发器204。触发器202和204的输出向NAND门210中馈送。定时电路212包括由电流源224充电的电容器222。只要晶体管228保持于OFF状况，在与I/C成比例的某一数量的时间之后，其中I是电流并且C是电容，电容器222将充电至如下电压电平(即阈值电压电平)，该电压电平足以触发缓冲器228并且输出构成锁定检测信号的信号。晶体管228由NAND门210的输出控制。在上电期间，在参考信号Fref与反馈信号Ffb之间的相位将变化直至反馈信号达到用参考信号锁定。参照图3，针对锁定状况图示参考信号Fref和反馈信号Ffb的时序图。在这一幅图和后续图中，时序图中的阴影区域代表依赖于信号Fref和Ffb的先前相位关系的在先输出状态(“高”或者“低”)。分别在Ffb和Fref的上升边沿上钟控图2中所示触发器202和204。因而触发器将锁定被延迟τ(反相延迟线206和208的传播延迟)的相应反相的信号Fref’和Ffb’。可见在图3中所示锁定状况中对准参考信号Fref和反馈信号Ffb的上升边沿。触发器输出Q202和Q204是“高”，因而NAND门210的输出是“低”。因此，晶体管228为OFF并且只要锁定状况存在就将保持于OFF状态中从而允许电容器222继续充电并且锁定检测信号确立。参照图4，针对其中参考信号Fref和反馈信号Ffb未同相的“无锁定”状况图示时序图。时序图示出触发器202的输出由于Ffb的上升边沿的、相对于反相和延迟的参考信号Fref’的定时而为“低”。因而NAND门210针对这一状况为“高”。晶体管228被接通，因而电容器222未充电。参照图5，图示针对“无锁定”状况的时序图，在该状况中，在参考信号Fref与反馈信号Ffb之间的相位关系在时间tx产生如下状况，该状况使NAND门210不正确地输出“低”逻辑电平。NAND门21的“低”输出关断晶体管228，从而允许电容器222充电并且锁定检测信号错误地确立。
技术实现思路
在一些实施例中，一种电路包括用于接收参考信号和目标信号的输入。该电路包括用于在目标信号的上升和下降边沿输出参考信号的第一电平的第一电路部分。第二电路部分在参考信号的上升和下降边沿输出目标信号的第二电平。第三电路部分在第一和第二电平指示目标信号未与参考信号同相时确立第三电平。在一些实施例中，第四电路部分在时间量已经流逝之后输出第四信号并且操作用于响应于出现第三电平来重置。第四电路部分可以包括计数器，计数器包括连接到第三电路部分的重置输入。在其它一些实施例中，第四电路部分可以包括电流源、晶体管和电容器。电容器由来自电流源的电流充电并且可以由晶体管放电。在其它一些实施例中，第四电路部分可以包括执行固件的数字处理单元。在一些实施例中，第一电路部分包括用于输出延迟的参考信号的延迟元件，其中第一电平基于延迟的参考信号。在一些实施例中，第二电路部分包括输出延迟的目标信号的延迟元件，其中第三和第四电平基于延迟的目标信号。在一个实施例中，该电路还包括锁相环(PLL)电路，PLL电路具有用于接收参考信号的输入并且具有基于PLL电路的输出的PLL反馈信号，其中PLL反馈信号是目标信号。在一些实施例中，一种操作电路的方法包括接收参考信号和目标信号。在目标信号的上述和下降边沿生成参考信号的第一电平。在参考信号的上升和下降边沿生成目标信号的第二电平。执行操作，操作包括在时间量已经流逝之后确立时钟信号。在第一和第二电平指示目标信号未与参考信号同相时重启操作。附图说明图1和图2示出现有技术的锁定检测器。图3-图5图示基于现有技术的锁定检测器的时序图。图6示出根据本公开内容的原理本文档来自技高网...

【技术保护点】
一种用于确定第一周期性信号和第二周期性信号是否同步的方法，所述方法包括：基于所述第二周期性信号的第一边沿图案对所述第一周期性信号进行采样，以生成第一样本集合；基于所述第一周期性信号的第二边沿图案对所述第二周期性信号进行采样，以生成第二样本集合；以及响应于确定所述第一样本集合和所述第二样本集合对应于所述第一边沿图案和所述第二边沿图案，生成指示所述第一周期性信号和所述第二周期性信号得以同步的锁定信号。

【技术特征摘要】
2010.10.26 US 61/406,9531.一种用于确定第一周期性信号和第二周期性信号是否同步的方法，所述方法包括：基于所述第二周期性信号的第一边沿图案对所述第一周期性信号进行采样，以生成第一样本集合；基于所述第一周期性信号的第二边沿图案对所述第二周期性信号进行采样，以生成第二样本集合；以及响应于确定所述第一样本集合和所述第二样本集合对应于所述第一边沿图案和所述第二边沿图案，生成指示所述第一周期性信号和所述第二周期性信号得以同步的锁定信号。2.根据权利要求1所述的方法，其中所述第一边沿图案包括所述第二周期性信号的值相对的第一边沿和第二边沿，并且其中所述第二边沿图案包括所述第一周期性信号的值相对的第一边沿和第二边沿。3.根据权利要求1所述的方法，其中对所述第一周期性信号进行采样包括：基于所述第二周期性信号的在所述第一边沿图案中的第一边沿，生成所述第一周期性信号的第一值；以及基于所述第二周期性信号的在所述第一边沿图案中的第二边沿，生成所述第一周期性信号的第二值。4.根据权利要求3所述的方法，其中对所述第二周期性信号进行采样包括：基于所述第一周期性信号的在所述第二边沿图案中的第一边沿，生成所述第二周期性信号的第三值；以及基于所述第一周期性信号的在所述第一边沿图案中的第二边沿，生成所述第二周期性信号的第四值。5.根据权利要求4所述的方法，还包括：将所述第一值与所述第三值进行比较以确定所述第一值是否与所述第三值匹配；以及将所述第二值与所述第四值进行比较以确定所述第二值是否与所述第四值匹配，其中当所述第一值与所述第三值匹配并且所述第二值与所述第四值匹配时，所述第一样本集合和所述第二样本集合与所述第一边沿图案和所述第二边沿图案匹配。6.根据权利要求1所述的方法，其中当所述第一样本集合中的样本之一的值对应于用于生成所述样本的边沿的值时，所述第一样本集合与所述第一边沿图案匹配。7.根据权利要求1所述的方法，其中:对所述第一周期性信号进行采样包括基于所述第二周期性信号的第一边沿生成表示所述第一周期性信号的第一电平；以及对所述第二周期性信号进行采样包括基于所述第二周期性信号的第一边沿生成表示所述第二周期性信号的第二电平。8.根据权利要求7所述的方法，还包括：基于所述第一周期性信号的第二边沿和所述第二周期性信号的第二边沿中的至少一个，生成表示第一周期性信号和第二周期性信号中的至少一个的第三电平，其中基于所述第一电平、所述第二电平和所述第三电平的组合生成所述锁定信号。9.根据权利要求1所述的方法，其中所述第一周期性信号和所述第二周期性信号是时钟信号。10.根据权利要求1所述的方法，其中所述第一边沿图案包括第一多个相邻的边沿并且所述第二边沿图案包括第二多个相邻的边沿。11.一种用于确定第一周期性信号和第二周期性信号是否同步的系统，所述系统包括控制电路部分，所述控制电路部分：基于所述第二周期性信号的第一边沿图案对所述第一周期性信号进行采样以生成第一样本集合；基于所述第一周期性信号的第二边沿图案对所述第二周期性信号进行采样以生成第二样本集合；以及响应于确定所述第一样本集合和所述第二样本集合对应于所述第一边沿图案和所述第二边沿图案，生成指示所述第一周期性信号和所述第二周期性信号得以同步的锁定信号。12.根据权利要求11所述的系统，其中所述第一边沿图案包括所述第二周期性信号的值相对的第一边沿和第二边沿，并且其中所述第二边沿图案包括所述第一周期性信号的值相对的第一边沿和第二边沿。13.根据权利要求11所述的系统，其中所述控制电路部分通过如下步骤对所述第一周期性信号进行采样：基于所述第二周期性信号的在所述第一边沿图案中的第一边沿，生成所述第一周期性信号的第一值；以及基于所述第二周期性信号的在所述第一边沿图案中的第二边沿，生成所述第一周期性信号的第二值。14.根据权利要求13所述的系统，其中所述控制电路部分通过如下步骤对所述第二周期性信号进行采样：基于所述第一周期性信号的在所述第二边沿图案中的第一边沿，生成所述第二周期性信号的第三值；以及基于所述第一周期性信号的在所述第一边沿图案中的第二边沿，生成所述第二周期性信号的第四值。15.根据权利要求14所述的系统，其中所述控制电路部分:将所述第一值与所述第三值进行比较以确定所述第一值是否与所述第三值匹配；以及将所述第二值与所述第四值进行比较以确定所述第二值是否与所述第四值匹配，其中当所述第一值与所述第三值匹配并且所述第二值与所述第四值匹配时，所述第一样本集合和所述第二样本集合与所述第一边沿图案和所述第二边沿图案匹配。16.根据权利要求11所述的系统，其中当所述第一样本集合中的样本之一的值对应于用于生成所述样本的边沿的值时，所述第一样本集合与所述第一边沿图案匹配。17.根据权利要求11所述的系统，其中:所述控制电路部分通过基于所述第二周期性信号的第一边沿生成表示所述第一周期性信号的第一电平来对所述第一周期性信号进行采样；以及所述控制电路部分通过基于所述第二周期性信号的第一边沿生成表示所述第二周期性信号的第二电平来对所述第二周期性信号进行采样。18.根据权利要求17所述的系统，所述控制电路部分通过基于所述第一周期性信号的第二边沿和所述第二周期性信号的第二边沿中的至少一个来生成表示第一周期性信号和第二周期性信号中的至少一个的第三电平，其中基于所述第一电平、所述第二电平和所述第三电平的组合生成所述锁定信号。19.根据权利要求11所述的系统，其中所述第一周期性信号和所述第二周期性信号是时钟信号。20.根据权利要求11所述的系统，其中所述第一边沿图案包括第一多个相邻的边沿并且所述第二边沿图案包括第二多个相邻的边沿。21.一种电路，被配置成接收参考信号和目标信号，所述电路包括...

【专利技术属性】
技术研发人员：王晓悦，S·M·雅马尔，
申请(专利权)人：马维尔国际贸易有限公司，
类型：发明
国别省市：巴巴多斯;BB