用于晶体振荡器电路的低相位噪声技术制造技术

在用于与晶体振荡器一起使用的低相位噪声技术的各方面，偏置控制电路对第一晶体管的栅极设置吸收或源出与所感测的共模信号相对应的电流量所需要的偏置电压。使用耦合在晶体振荡器的两个端口上的共模感测电路来感测所感测的共模信号，并且由电流源提供电流。偏置电压由偏置控制器设置，偏置控制器使用耦合至共模感测电路和第一晶体管的第二晶体管。

Low phase noise technique for crystal oscillator circuits

In the low phase noise technique for use with crystal oscillator, gate bias control circuit of the first transistor is set to absorb or source of bias voltage to current common mode signal and the sensing of the corresponding. A common mode sensing circuit coupled to a two port of a crystal oscillator is used to sense the sensed common mode signal, and a current source is provided by the current source. The bias controller is provided with a bias controller which uses a second transistor coupled to the common mode sensing circuit and the first transistor.

【技术实现步骤摘要】
【国外来华专利技术】相关申请的交叉引用本申请要求于2014年9月5日提交的美国临时专利申请序列号62/046,774的优先权，其公开内容通过引用并入本文。
技术介绍
晶体振荡器是现代计算装置的主力，提供用于导出设置计算装置的性能极限的时钟、音调和波形的稳定参考。例如，晶体振荡器可以用于导出专用集成电路(ASIC)的系统时钟，并且ASIC的性能可以取决于振荡器的稳定性和从其导出的系统时钟。因此，ASIC可以包含针对晶体振荡器中的损耗和由于将晶体振荡器耦合至ASIC而产生的损耗进行补偿的电路。与晶体振荡器耦合的片上电路、现场可编程门阵列(FPGA)、处理器或ASIC可以包括补偿和控制电路，诸如感测电路和偏置控制电路，其被设计为针对连接在晶体振荡器的两个端口上的晶体管设置偏置电压。感测电路感测晶体振荡器的两个端口上的共模信号，并且偏置控制电路针对晶体管设置偏置电压以补偿损耗。通常，偏置控制电路包括在一个输入上使用由电压基准发生器提供的电压来驱动的运算放大器(op-amp)。然而，op-amp和电压基准发生器引入噪声，并且可能不适合与一些协议和标准一起使用。例如，IEEE802.11ac需要也许利用可用op-amp和电压基准发生器不能实现的相位噪声性能。
技术实现思路
该
技术实现思路
介绍了利用用于与晶体振荡器一起使用的偏置控制电路来实现的低相位噪声技术的构思，并且该构思在下面的详细说明中进一步描述和/或在附图中进一步示出。因此，该
技术实现思路
既不应当被视为描述本质特征，也不应当用于限制所要求保护的主题的范围。在一方面，可以实现一种用以控制晶体振荡器的电子电路。共模感测电路耦合至晶体振荡器的两个端口，并且可以感测两个端口上的共模信号。第一晶体管也耦合至晶体振荡器的两个端口。偏置控制器被实现为基于所感测的共模信号来对第一晶体管的栅极设置偏置电压。偏置控制器包括第二晶体管，第二晶体管的栅极耦合至共模感测电路，并且第二晶体管的源极电阻性地耦合至第一晶体管的栅极。描述了一种用于控制晶体振荡器的方法，该方法包括将共模感测电路耦合至晶体振荡器的两个端口。该方法包括感测晶体振荡器的两个端口上的共模信号。该方法还包括将第一晶体管耦合至晶体振荡器的两个端口，将偏置控制器中的第二晶体管的栅极耦合至共模感测电路，并且将偏置控制器中的第二晶体管的源极耦合至第一晶体管的栅极。基于所感测的共模信号通过偏置控制器来对第一晶体管的栅极设置偏置电压。描述了一种包括晶体振荡器的系统。该系统还包括耦合至晶体振荡器的两个端口并且被实现为感测两个端口上的共模信号的共模感测电路。该系统还包括耦合至晶体振荡器的两个端口的第一晶体管，并且包括偏置控制器。偏置控制器包括第二晶体管，第二晶体管的栅极耦合至共模感测电路，第二晶体管的源极耦合至第一晶体管的栅极，并且偏置控制器被实现为基于所感测的共模信号来对第一晶体管的栅极设置偏置电压。以上是
技术实现思路
，并且因此必然包含细节的简化、概括和省略；因此，本领域技术人员将理解，
技术实现思路
仅是说明性的，而不旨在以任何方式进行限制。仅由权利要求限定的本文中所描述的装置和/或处理的其它的方面、专利技术特征和优点将在本文中所阐述的附图和非限制性详细说明中变得显而易见。附图说明参考以下附图描述利用用于与晶体振荡器一起使用的偏置控制电路来实现的低相位噪声技术的细节。可以始终使用相同的附图标记来指代附图中所示的相似的特征和部件，在附图中：图1示出了包括各种计算装置的操作环境，其中可以实现用于与晶体振荡器一起使用的偏置控制电路的各方面。图2示出了其中可以实现用于与晶体振荡器一起使用的偏置控制器的各方面的示例电路。图3示出了使用耦合至基准电压发生器的运算放大器的传统的偏置控制电路。图4进一步示出了其中可以实现用于与晶体振荡器一起使用的偏置控制器的各方面的示例偏置控制电路。图5示出了根据一个或多个方面的用于与晶体振荡器一起使用的偏置控制器的示例方法。图6示出了其中可以实现用于与晶体振荡器一起使用的偏置控制器的各方面的示例片上系统(SoC)环境。图7示出了可以实现用于与晶体振荡器一起使用的偏置控制器的各方面的示例装置的各种部件。具体实施方式在利用用于与晶体振荡器一起使用的偏置控制器来实现的低相位噪声技术的各方面，电子电路控制晶体振荡器。共模感测电路耦合至晶体振荡器的两个端口，并且被实现为感测该两个端口上的共模信号。第一晶体管也耦合至晶体振荡器的两个端口。偏置控制器被实现为基于所感测的共模信号来对第一晶体管的栅极设置偏置电压。偏置控制器包括第二晶体管，第二晶体管的栅极耦合至共模感测电路，并且第二晶体管的源极电阻性地耦合至第一晶体管的栅极。在利用用于与晶体振荡器一起使用的偏置控制器来实现的低相位噪声技术的各方面，共模感测电路可以利用一对等值电阻器来实现。另外，共模感测电路、第一晶体管和偏置控制器可以实现为第一芯片，诸如片上系统(SoC)，并且晶体振荡器可以实现为第二芯片。在利用用于与晶体振荡器一起使用的偏置控制器来实现的低相位噪声技术的其他方面，第一晶体管可以耦合至电流源，并且偏置电压还根据流入或流出电流源的电流的量来设置。第一晶体管的栅极可以通过电容器耦合至时钟分配电路，并且时钟分配电路可以生成用于处理符合IEEE802.11标准(诸如802.11ac)信号的时钟。此外，第二晶体管的源极可以耦合至接地电容器和接地电阻器。虽然用于晶体振荡器的低相位噪声技术的特征和构思可以在任何数目的不同的装置、系统、环境和/或配置中实现，但是用于晶体振荡器的低相位噪声技术的各方面在以下示例装置、系统和方法的上下文中描述。图1示出了包括各种计算装置的环境100，其中可以实现利用用于与晶体振荡器一起使用的偏置控制器来实现的低相位噪声技术的各方面。在该示例环境100中，第一用户装置102和第二用户装置104每个可以包括用于与晶体振荡器一起使用的偏置控制器。第一用户装置102被示出为膝上型计算机，并且第二用户装置104被示出为蜂窝电话，并且更具体地被示出为智能电话。然而，应当认识到，第一用户装置102和/或第二用户装置104可以是任何合适类型的计算装置，诸如平板电脑、机顶盒、卫星接收机、有线电视接收机、接入点、台式计算机、游戏装置、车辆导航系统等。在该示例中，第一用户装置102和第二用户装置104包括通信能力，并且被配置成分别由通信链路108和通信链路110示出地与路由器106通信。通信链路108和/或通信链路110可以实现为无线连接、有线连接或其组合。此外，通信链路108和/或通信链路110可以是单向或双向(即，双方向)通信链路。在本公开的一方面，通信链路108和通信链路110表示使用符合IEEE802.11Wi-Fi标准(诸如IEEE802.11ac)的信号的通信链路。路由器110被实现为例如通过使用调制解调器发送和接收信息来与第一用户装置102和第二用户装置104通信。路由器110还经由连接114连接到网络112。网络112可以是因特网、内联网、局域网(LAN)、广域网(WAN)、体域网(BAN)等。因此，连接114可以是无线连接、有线连接或其组合。例如，路由器106可以通过使用以太网电缆以连接到因特网和使用无线Wi-Fi链路以连接到第一用户装置102来将第一用户装置102连接到因特本文档来自技高网...

【技术保护点】
一种用于控制晶体振荡器的电子电路，包括：共模感测电路，其耦合至所述晶体振荡器的两个端口并且被配置成感测所述两个端口上的共模信号；第一晶体管，其耦合至所述晶体振荡器的所述两个端口；以及偏置控制器，其被配置成基于所感测的共模信号来对所述第一晶体管的栅极设置偏置电压，所述偏置控制器包括第二晶体管，所述第二晶体管的栅极耦合至所述共模感测电路，并且所述第二晶体管的源极电阻性地耦合至所述第一晶体管的栅极。

【技术特征摘要】
【国外来华专利技术】2014.09.05 US 62/046,7741.一种用于控制晶体振荡器的电子电路，包括：共模感测电路，其耦合至所述晶体振荡器的两个端口并且被配置成感测所述两个端口上的共模信号；第一晶体管，其耦合至所述晶体振荡器的所述两个端口；以及偏置控制器，其被配置成基于所感测的共模信号来对所述第一晶体管的栅极设置偏置电压，所述偏置控制器包括第二晶体管，所述第二晶体管的栅极耦合至所述共模感测电路，并且所述第二晶体管的源极电阻性地耦合至所述第一晶体管的栅极。2.根据权利要求1所述的电子电路，其中所述共模感测电路包括一对等值电阻器。3.根据权利要求1所述的电子电路，其中所述共模感测电路、所述第一晶体管和所述偏置控制器构成第一芯片，并且所述晶体振荡器构成第二芯片。4.根据权利要求1所述的电子电路，其中所述第一晶体管还耦合至电流源。5.根据权利要求4所述的电子电路，其中所述偏置电压还根据流入或流出所述电流源的电流的量来设置。6.根据权利要求1所述的电子电路，其中所述第一晶体管的栅极还通过电容器耦合至时钟分配电路。7.根据权利要求6所述的电子电路，其中所述时钟分配电路生成用于处理符合IEEE802.11ac标准信号的时钟。8.根据权利要求1所述的电子电路，其中所述第一晶体管和所述第二晶体管中的至少一个是场效应晶体管(FET)。9.根据权利要求1所述的电子电路，其中所述第二晶体管的源极还耦合至接地电容器和接地电阻器。10.根据权利要求1所述的电子电路，其中所述共模感测电路、所述第一晶体管和所述偏置控制器被实现在片上系统(SoC)上。11.一种用于控制晶体振荡器的方法，包括：将共模感测电路耦合至所述晶体振荡器的两个端口；感测所述晶体振荡器的所述两个端口上的共模信号；将第一晶体...

【专利技术属性】
技术研发人员：A·A·帕莱曼德姆，N·刘，P·尤帕德雅雅，王晓悦，
申请(专利权)人：马维尔国际贸易有限公司，
类型：发明
国别省市：巴巴多斯;BB