半导体封装制造技术

技术编号:15211575 阅读:235 留言:0更新日期:2017-04-23 19:43
半导体封装。本实用新型专利技术提供一种半导体封装。作为非限制性实例,本实用新型专利技术的各个方面提供一种半导体封装,所述半导体封装包括:衬底,其具有第一表面和与所述第一表面相对的第二表面,且包括形成于从所述第一表面朝向所述第二表面的方向中的至少一个第一凹口部分、形成于所述第一凹口部分中的多个第一凹口导电图案以及第一无源元件,所述第一无源元件插入到所述衬底的所述第一凹口部分中且具有电连接到所述多个第一凹口导电图案的第一电极和第二电极。

Semiconductor packaging

Semiconductor packaging. The utility model provides a semiconductor package. As a non limiting example, the utility model provides all aspects of a semiconductor package, the semiconductor package includes: a substrate having a first surface and a second surface opposite the first surface, and includes formed from the first surface toward at least a first notch part and the second direction the first part is formed in the recess in the first recess and the first conductive pattern of passive components, the first passive element is inserted into the substrate of the first recess portion and has a first electrode and a second electrode connected to the first plurality of recesses of the conductive pattern.

【技术实现步骤摘要】
相关申请案的交叉参考/以引用的方式并入本申请案参考2015年7月13日在韩国知识产权局申请的且标题为“半导体封装(SEMICONDUCTORPACKAGE)”的第10-2015-0099070号韩国专利申请案,且主张其优先权和主张其权益,所述专利申请案的内容在此全文以引用的方式并入本文中。
本技术涉及半导体封装。
技术介绍
目前的半导体封装体及用于形成半导体封装体的方法不适当,例如,引起成本过量、可靠度降低或封装大小过大。通过比较常规和传统的半导体封装与如在本申请案的其余部分中参考图式阐述的本技术,所属领域的技术人员将显而易见此类方法的另外的局限性和缺点。
技术实现思路
本技术的各个方面提供一种半导体封装。作为非限制性实例,本技术的各个方面提供一种半导体封装,所述半导体封装包括:衬底,其具有第一表面和与第一表面相对的第二表面,且包括形成于从第一表面朝向第二表面的方向中的至少一个第一凹口部分、形成于所述第一凹口部分中的多个第一凹口导电图案以及第一无源元件,所述第一无源元件插入到衬底的第一凹口部分中且具有电连接到所述多个第一凹口导电图案的第一电极和第二电极。本技术的一实例中,提供一种半导体封装,包括:衬底,其包括:第一衬底表面;第二衬底表面,其与所述第一衬底表面相对;至少一个第一凹口部分,其在所述第一衬底表面中且朝向所述第二衬底表面延伸;以及多个第一凹口导电图案,其在所述第一凹口部分中;以及第一无源元件,其定位在所述衬底的所述第一凹口部分中且包括第一电极和第二电极,所述第一电极和所述第二电极各自电连接到所述多个第一凹口导电图案的相应图案。前述实例中,所述衬底包括所述多个第一凹口导电图案的每一图案上的相应导电层,且所述第一无源元件的所述第一电极和所述第二电极中的每一者经由所述相应导电层电连接到所述多个第一凹口导电图案的所述相应图案。前述实例中,所述衬底包括:第一绝缘障壁,其包围所述第一凹口部分;以及第一绝缘层,其填充所述第一绝缘障壁外部的区且覆盖所述第一衬底表面。前述实例中,所述衬底包括:至少一个第二凹口部分,其在所述第二衬底表面中且朝向所述第一衬底表面延伸;以及多个第二凹口导电图案,其形成于所述第二凹口部分中。前述实例进一步包括定位在所述衬底的所述第二凹口部分中且包括第一和第二电极的第二无源元件,所述第二无源元件的所述第一和第二电极各自电连接到所述多个第二凹口导电图案的相应图案。本技术的进一步实例中,提供一种半导体封装,包括:衬底,其包括:第一衬底表面;第二衬底表面,其与所述第一衬底表面相对;凹口部分,其在所述第一衬底表面中且朝向所述第二衬底表面延伸;多个凹口导电图案,其在所述凹口部分中;电介质层,其具有第一电介质表面和第二电介质表面,其中所述凹口部分从所述第一电介质表面延伸到所述第二电介质表面;第一导电图案,其在所述第一电介质表面处;第二导电图案,其在所述第二电介质表面处;以及导电通孔,其穿过所述电介质层且电连接所述第一导电图案和所述第二导电图案;以及第一无源元件,其定位在所述衬底的所述凹口部分中且包括第一电极和第二电极,所述第一电极和所述第二电极各自电连接到所述多个凹口导电图案的相应图案。前述进一步实例中,所述衬底包括在所述导电通孔与所述第一导电图案之间且在所述导电通孔的侧表面上的晶种层。前述进一步实例中,所述第一电介质表面与所述第一导电图案的表面共面。前述进一步实例中,所述第二导电图案相对于所述第二电介质表面突出。前述进一步实例包括安装在所述第一电介质表面上且连接到所述第一导电图案的半导体裸片。前述进一步实例中,所述半导体裸片覆盖所述凹口部分。前述进一步实例中,半导体裸片的任何部分都不覆盖所述凹口部分。前述进一步实例包括覆盖所述无源元件、所述半导体裸片和所述第一衬底表面的囊封剂。前述进一步实例包括连接到所述第二导电图案的外部导电凸块。本技术的的又进一步实例中,提供一种半导体封装,其特征在于,包括:衬底,其包括:第一衬底表面;第二衬底表面,其与所述第一衬底表面相对;凹口部分,其在所述第二衬底表面中且朝向所述第一衬底表面延伸;多个凹口导电图案,其在所述凹口部分中;电介质层,其具有第一电介质层表面和第二电介质层表面,其中所述凹口部分从所述第二电介质表面延伸到第一电介质表面;第一导电图案,其在所述电介质层的所述第一电介质表面处;第二导电图案,其在所述电介质层的所述第二电介质表面处;以及导电通孔,其穿过所述电介质层且电连接所述第一导电图案和所述第二导电图案;以及无源元件,其定位在所述衬底的所述凹口部分中且包括第一电极和第二电极,所述第一电极和所述第二电极各自电连接到所述多个凹口导电图案的相应图案。前述又进一步实例中,所述衬底包括在所述导电通孔与所述第一导电图案之间且在所述导电通孔的侧表面上的晶种层。前述又进一步实例中,所述第二导电图案相对于所述电介质层的所述第二电介质表面突出,且所述电介质层的所述第一电介质表面与所述第一导电图案的第一表面共面。前述又进一步实例包括安装在所述电介质层的所述第一电介质表面上且连接到所述第一导电图案的半导体裸片。前述又进一步实例包括完全覆盖所述半导体裸片和所述第一衬底表面的囊封剂。前述又进一步实例包括连接到所述第二导电图案的外部导电凸块。附图说明图1A到1D是循序说明根据本技术的实施例的半导体封装制造流程的横截面图;图2为说明根据本技术的另一实施例的半导体封装的横截面图;图3为说明根据本技术的又一实施例的半导体封装的横截面图;图4A到4M是循序说明根据本技术的另一实施例的半导体封装制造流程的横截面图;图5为说明根据本技术的又一实施例的半导体封装的横截面图;图6A到6M是循序说明根据本技术的实施例的半导体封装制造流程的横截面图;以及图7A到7F是循序说明图6I中说明的衬底的另一制造流程的横截面图。具体实施方式以下论述通过提供本技术的实例来呈现本技术的各种方面。此类实例是非限制性的,并且由此本技术的各种方面的范围应不必受所提供的实例的任何特定特性限制。在以下论述中,短语“举例来说”、“例如”和“示范性”是非限制性的且通常与“借助于实例而非限制”“例如且非限制”等等同义。如本文中所使用,“和/或”意指通过“和/或”联结的列表中的项目中的任何一个或多个。作为一实例,“x和/或y”意指三元素集合{(x),(y),(x,y)本文档来自技高网...
半导体封装

【技术保护点】
一种半导体封装,其特征在于,包括:衬底,其包括:第一衬底表面;第二衬底表面,其与所述第一衬底表面相对;至少一个第一凹口部分,其在所述第一衬底表面中且朝向所述第二衬底表面延伸;以及多个第一凹口导电图案,其在所述第一凹口部分中;以及第一无源元件,其定位在所述衬底的所述第一凹口部分中且包括第一电极和第二电极,所述第一电极和所述第二电极各自电连接到所述多个第一凹口导电图案的相应图案。

【技术特征摘要】
2015.07.13 KR 1020150099070;2016.05.08 US 15/149,11.一种半导体封装,其特征在于,包括:衬底,其包括:第一衬底表面;第二衬底表面,其与所述第一衬底表面相对;至少一个第一凹口部分,其在所述第一衬底表面中且朝向所述第二衬底表面延伸;以及多个第一凹口导电图案,其在所述第一凹口部分中;以及第一无源元件,其定位在所述衬底的所述第一凹口部分中且包括第一电极和第二电极,所述第一电极和所述第二电极各自电连接到所述多个第一凹口导电图案的相应图案。2.根据权利要求1所述的半导体封装,其特征在于,所述衬底包括所述多个第一凹口导电图案的每一图案上的相应导电层,且所述第一无源元件的所述第一电极和所述第二电极中的每一者经由所述相应导电层电连接到所述多个第一凹口导电图案的所述相应图案。3.根据权利要求1所述的半导体封装,其特征在于,所述衬底包括:第一绝缘障壁,其包围所述第一凹口部分;以及第一绝缘层,其填充所述第一绝缘障壁外部的区且覆盖所述第一衬底表面。4.根据权利要求1所述的半导体封装,其特征在于,所述衬底包括:至少一个第二凹口部分,其在所述第二衬底表面中且朝向所述第一衬底表面延伸;以及多个第二凹口导电图案,其形成于所述第二凹口部分中。5.根据权利要求4所述的半导体封装,其特征在于,进一步包括定位在所述衬底的所述第二凹口部分中且包括第一和第二电极的第二无源元件,所述第二无源元件的所述第一和第二电极各自电连接到所述多个第二凹口导电图案的相应图案。6.一种半导体封装,其特征在于,包括:衬底,其包括:第一衬底表面;第二衬底表面,其与所述第一衬底表面相对;凹口部分,其在所述第一衬底表面中且朝向所述第二衬底表面延伸;多个凹口导电图案,其在所述凹口部分中;电介质层,其具有第一电介质表面和第二电介质表面,其中所述凹口部分从所述第一电介质表面延伸到所述第二电介质表面;第一导电图案,其在所述第一电介质表面处;第二导电图案,其在所述第二电介质表面处;以及导电通孔,其穿过所述电介质层且电连接所述第一导电图案和所述第二导电图案;以及第一无源元件,其定位在所述衬底的所述凹口部分中且包括第一电极和第二电极,所述第一电极和所述第二电极各自电连接到所述多个凹口导电图案的相应图案。7.根据权利要求6所述的半导体封装,其特征在于,所述衬底包括...

【专利技术属性】
技术研发人员:李杰恩李英宇邱彦纳拉班东和崔旭郑顾熊金本吉新闵哲林河贞金姬贤金祥恒
申请(专利权)人:艾马克科技公司
类型:新型
国别省市:美国;US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1