GOA驱动电路及液晶显示装置制造方法及图纸

本发明专利技术公开了一种GOA驱动电路及液晶显示装置，该GOA驱动电路包括多个级联的GOA单元，按照第N级GOA单元输出栅极驱动信号给显示区域第N级水平扫描线Gn，该第N级GOA单元包括上拉模块、上拉控制模块、下拉维持模块、下传模块以及自举电容模块；所述上拉模块、下拉维持模块以及自举电容模块均分别与第N级栅极信号点Qn以及第N级水平扫描线Gn电连接，所述上拉控制模块以及下传模块与所述第N级栅极信号点Qn连接。本发明专利技术具有减少薄膜晶体管数量以及防止栅极信号点Q点漏电的有益效果。

【技术实现步骤摘要】

本专利技术涉及液晶显示领域，特别是涉及一种GOA驱动电路及液晶显示装置。
技术介绍
GateDriverOnArray，简称GOA，也就是利用现有薄膜晶体管液晶显示器阵列制程将栅极行扫描驱动信号电路制作在阵列基板上，实现对像素结构逐行扫描的驱动方式的一项技术。现有技术中，GOA电路的薄膜晶体管经常采用铟镓锌氧化物，铟镓锌氧化物的开启电压Vth容易产生漂移，该上拉控制模块的薄膜晶体管由于开启电压Vth飘移容易造成该栅极信号点Q漏电，影响GOA单元的功能。因此，现有技术存在缺陷，急需改进。
技术实现思路
本专利技术的目的在于提供一种改进的GOA驱动电路及液晶显示装置。为解决上述问题，本专利技术提供的技术方案如下：本专利技术提供一种GOA驱动电路，该GOA驱动电路包括多个级联的GOA单元，按照第N级GOA单元输出栅极驱动信号给显示区域第N级水平扫描线Gn，该第N级GOA单元包括上拉模块、上拉控制模块、下拉维持模块、下传模块以及自举电容模块；所述上拉模块、下拉维持模块以及自举电容模块均分别与第N级栅极信号点Qn以及第N级水平扫描线Gn电连接，所述上拉控制模块以及下传模块与第N级栅极信号点Qn连接；所述上拉控制模块包括第一薄膜晶体管、第二薄膜晶体管以及第三薄膜晶体管，所述第一薄膜晶体管的源极以及第二薄膜晶体管的漏极均与第三薄膜晶体管的漏极连接，所述第二薄膜晶体管的源极以及第三薄膜晶体管的栅极均与第N级栅极信号点Qn连接，所述第三薄膜晶体管的源极与下拉维持模块连接，所述第一薄膜晶体管以及第二薄膜晶体管的栅极连接并接入第一高频时钟信号；所述下拉维持模块接入基准低电压源，当第N级水平扫描线Gn处于非工作时间内时，所述下拉维持模块将第N级栅极信号点Qn以及第N级水平扫描线Gn与基准低电压源连通，从而将第N级栅极信号点Qn以及第N级水平扫描线Gn的电位拉低至低电平；将第三薄膜晶体管的源极与所述基准低电压源连通，从而将第三薄膜晶体管的源极拉低至低电平。优选地，所述下拉维持模块包括两个下拉维持单元；每一所述下拉维持单元均包括第四薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管以及第十薄膜晶体管；所述第七薄膜晶体管的漏极与栅极均与第八薄膜晶体管的漏极连接并接入低频时钟信号，所述第七薄膜晶体管的源极、第八薄膜晶体管的栅极以及第十薄膜晶体管的漏极连接于第一节点，所述第八薄膜晶体管的源极、第九薄膜晶体管的漏极、第四薄膜晶体管的栅极以及第六薄膜晶体管的栅极连接于第二节点，所述第四薄膜晶体管、第六薄膜晶体管以及第十薄膜晶体管的源极连接并接入基准低电压源输入的第一低电压，所述第九薄膜晶体管的源极接入基准低电压源输入的第二低电压，所述第四薄膜晶体管的漏极、第九薄膜晶体管的栅极以及第十薄膜晶体管的栅极均与第N级栅极信号点Qn连接，所述第六薄膜晶体管的漏极分别与第三薄膜晶体管的源极以及第N级水平扫描线Gn连接；该两个下拉维持单元分别接入的低频时钟信号相位相反。优选地，该两个下拉维持单元的低频时钟信号LC分别通过不同的公共金属线接入。优选地，所述下传模块包括第十一薄膜晶体管，所述第十一薄膜晶体管的漏极接入第二高频时钟信号，所述第十一薄膜晶体管的栅极与第N级栅极信号点Qn，所述第十一薄膜晶体管的源极输出第N级下传信号STn；所述第一下拉维持单元还包括第五薄膜晶体管，所述第五薄膜晶体管的栅极与所述第二节点连接，所述第五薄膜晶体管的漏极与所述第十一薄膜晶体管的源极连接，所述第五薄膜晶体管的源极接入所述第一低电压。优选地，所述第二低电压的电压值小于所述第二低电压的电压值。优选地，所述上拉模块包括第十二薄膜晶体管，所述第十二薄膜晶体管的漏极接入所述第二高频时钟信号，所述第十二薄膜晶体管的源极与所述第N级水平扫描线Gn连接，所述第二薄膜晶体管的栅极与所述第N级栅极信号点连接。优选地，所述第二高频时钟信号与所述第二高频时钟信号反相。优选地，所述自举电容模块包括自举电容，所述自举电容的一端与所述第N级栅极信号点Qn连接，所述自举电容的另一端与所述第N级水平扫描线连接。优选地，所述第一薄膜晶体管第一薄膜晶体管、第二薄膜晶体管以及第三薄膜晶体管均为铟镓锌氧化物薄膜晶体管。本专利技术还提供一种液晶显示装置，包括上述任一项所述的GOA驱动电路。本专利技术提供的GOA驱动电路的上拉控制模块包括第一薄膜晶体管、第二薄膜晶体管以及第三薄膜晶体管，所述第一薄膜晶体管的源极以及第二薄膜晶体管的漏极均与第三薄膜晶体管的漏极连接，所述第二薄膜晶体管的源极以及第三薄膜晶体管的栅极均与第N级栅极信号点Qn连接，所述第三薄膜晶体管的源极与下拉维持模块连接，所述第一薄膜晶体管以及第二薄膜晶体管的栅极连接并接入第一高频时钟信号；当第N级水平扫描线Gn处于非工作时间内时，所述下拉维持模块将第三薄膜晶体管的源极与所述基准低电压源连通，从而将第三薄膜晶体管的源极拉低至低电平，从而避免该上拉控制模块向该栅极信号点漏电，并且由于省略了下拉模块开可以减少薄膜晶体管的数量。附图说明图1是本专利技术一优选实施例中的GOA驱动电路的第N级GOA单元的原理框图。图2是本专利技术图1所示实施例中的GOA驱动电路的第N级GOA单元的电路结构图。具体实施方式以下各实施例的说明是参考附加的图式，用以例示本专利技术可用以实施的特定实施例。本专利技术所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本专利技术，而非用以限制本专利技术。在图中，结构相似的模块是以相同标号表示。请参照图1，该GOA驱动电路包括包括多个级联的GOA单元，按照第N级GOA单元输出栅极驱动信号给显示区域第N级水平扫描线Gn。该第N级GOA单元包括上拉控制模块101、上拉模块102、下拉维持模块103、下传模块105以及自举电容模块104。其中，该上拉模块102、下拉维持模块103以及自举电容模块104均分别与第N级栅极信号点Qn以及第N级水平扫描线Gn电连接，该上拉控制模块101与该第N级栅极信号点Qn连接，下传模块105与第N级栅极信号点Qn连接。同时参照图1以及图2，具体地，该上拉模块102包括第十二薄膜晶体管T12，该第十二薄膜晶体管T12的漏极接入第二高频时钟信号CK，该第十二薄膜晶体管T12的源极与第N级水平扫描线Gn连接，该第十二薄膜晶体管T12的栅极与第N级栅极信号点Qn连接。该上拉模块102用于根据该第二高频时钟信号CK输出栅极扫描信号给该第N级水平扫描线。该下传模块105包括第十一薄膜晶体管T11，该第十一薄膜晶体管T11的漏极接入第二高频时钟信号CK，该第十一薄膜晶体管T11的栅极与第N级栅极信号点Qn，该第十一薄膜晶体管T11源极输出第N级下传信号STn给第N+1级GOA单元的上拉控制模块101。该上拉控制模块101用于控制该上拉模块102的第十二薄膜晶体管T12以及下传模块105的第十一薄膜晶体管T11的导通时间。该上拉控制模块101包括第一薄膜晶体管T1、第二薄膜晶体管T2以及第三薄膜晶体管T3。该第一薄膜晶体管T1的源极以及第二薄膜晶体管T2的漏极均与第三薄膜晶体管T3的漏极连接，第二薄膜晶体管T2的源极以及第三薄膜晶体管T3的本文档来自技高网...

【技术保护点】
一种GOA驱动电路，其特征在于，该GOA驱动电路包括多个级联的GOA单元，按照第N级GOA单元输出栅极驱动信号给显示区域第N级水平扫描线Gn，该第N级GOA单元包括上拉模块、上拉控制模块、下拉维持模块、下传模块以及自举电容模块；所述上拉模块、下拉维持模块以及自举电容模块均分别与第N级栅极信号点Qn以及第N级水平扫描线Gn电连接，所述上拉控制模块以及下传模块与第N级栅极信号点Qn连接；所述上拉控制模块包括第一薄膜晶体管、第二薄膜晶体管以及第三薄膜晶体管，所述第一薄膜晶体管的源极以及第二薄膜晶体管的漏极均与第三薄膜晶体管的漏极连接，所述第二薄膜晶体管的源极以及第三薄膜晶体管的栅极均与第N级栅极信号点Qn连接，所述第三薄膜晶体管的源极与下拉维持模块连接，所述第一薄膜晶体管以及第二薄膜晶体管的栅极连接并接入第一高频时钟信号；所述下拉维持模块接入基准低电压源，当第N级水平扫描线Gn处于非工作时间内时，所述下拉维持模块将第N级栅极信号点Qn以及第N级水平扫描线Gn与基准低电压源连通，从而将第N级栅极信号点Qn以及第N级水平扫描线Gn的电位拉低至低电平；将第三薄膜晶体管的源极与所述基准低电压源连通，从而将第三薄膜晶体管的源极拉低至低电平。...

【技术特征摘要】
1.一种GOA驱动电路，其特征在于，该GOA驱动电路包括多个级联的GOA单元，按照第N级GOA单元输出栅极驱动信号给显示区域第N级水平扫描线Gn，该第N级GOA单元包括上拉模块、上拉控制模块、下拉维持模块、下传模块以及自举电容模块；所述上拉模块、下拉维持模块以及自举电容模块均分别与第N级栅极信号点Qn以及第N级水平扫描线Gn电连接，所述上拉控制模块以及下传模块与第N级栅极信号点Qn连接；所述上拉控制模块包括第一薄膜晶体管、第二薄膜晶体管以及第三薄膜晶体管，所述第一薄膜晶体管的源极以及第二薄膜晶体管的漏极均与第三薄膜晶体管的漏极连接，所述第二薄膜晶体管的源极以及第三薄膜晶体管的栅极均与第N级栅极信号点Qn连接，所述第三薄膜晶体管的源极与下拉维持模块连接，所述第一薄膜晶体管以及第二薄膜晶体管的栅极连接并接入第一高频时钟信号；所述下拉维持模块接入基准低电压源，当第N级水平扫描线Gn处于非工作时间内时，所述下拉维持模块将第N级栅极信号点Qn以及第N级水平扫描线Gn与基准低电压源连通，从而将第N级栅极信号点Qn以及第N级水平扫描线Gn的电位拉低至低电平；将第三薄膜晶体管的源极与所述基准低电压源连通，从而将第三薄膜晶体管的源极拉低至低电平。2.根据权利要求1所述的GOA驱动电路，其特征在于，所述下拉维持模块包括两个下拉维持单元；每一所述下拉维持单元均包括第四薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管以及第十薄膜晶体管；所述第七薄膜晶体管的漏极与栅极均与第八薄膜晶体管的漏极连接并接入低频时钟信号，所述第七薄膜晶体管的源极、第八薄膜晶体管的栅极以及第十薄膜晶体管的漏极连接于第一节点，所述第八薄膜晶体管的源极、第九薄膜晶体管的漏极、第四薄膜晶体管的栅极以及第六薄膜晶体管的栅极连接于第二节点，所述第四薄膜晶体管、第六薄膜晶体管以及第十薄膜晶体管的源极连接并接入基准低电压源输入的第一低电压，所述第九薄膜晶体管的源极接入基...

【专利技术属性】
技术研发人员：吕晓文，陈书志，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东;44