上电复位电路和方法技术

本发明专利技术实施例公开了一种上电复位电路和方法，其中，上电复位电路包括执行电路和控制电路，其中，执行电路包括第一输入端、第二输入端和第一输出端，其中，第一输入端连接电源，并当第一输入端的电压和第二输入端的电压均不小于预设电压时，第一输出端从低电平跳变到高电平。控制电路，包括第三输入端、第四输入端和第二输出端，其中，第三输入端连接第一输出端，第四输入端连接第一输入端，第二输出端连接第二输入端，用于当第一输入端的电压和第一输出端的电压的压差大于预设压差时，第二输入端的电压由低电平跳变到高电平，从而可以实现较宽的电压范围、不同压摆率的上电复位功能，同时该上电复位电路可完全集成在芯片内部。

【技术实现步骤摘要】

本专利技术涉及半导体设计领域，尤其涉及一种上电复位电路和方法。
技术介绍
随着芯片的集成度越来越高，在片上系统(SystemonChip，SoC)集成电路设计中，单个芯片上集成的功能越来越多。上电复位电路(Power-on-Reset，POR)是SoC中必不可少的组成部分。在整个系统启动的初始阶段，需要保持芯片内部的电路的稳定，防止在电源电压上升过程中，造成芯片内部的电路出现逻辑混乱的现象，上电复位电路提供一个芯片内部的复位信号，保证系统能够正常启动；在系统正常工作阶段，如果电源电压过低则可以自动复位，在电源电压上升过程中，复位信号一致保持低电平，直到电源电压达到正常的工作电压后，复位信号会迅速变成高电平。图1是一个传统上电复位电路的结构示意图，该上电复位电路中的大电容会增加芯片成本和设计面积，同时该上电复位电路的压摆率(SlewRate)不能改变，而且没有掉电复位功能。由于片内上电复位电路需要支持较宽的电压范围、不同压摆率、同时支持掉电复位，鲁棒性好，还需要满足低功耗和低成本的要求，但是目前，还没有一种上电复位电路能够满足上述要求。
技术实现思路
本专利技术的目的是提出一种上电复位电路和方法，可支持较宽的电压范围和不同压摆率，同时支持掉电复位功能。本专利技术实施例提供的一种上电复位电路，包括：执行电路，包括第一输入端、第二输入端和第一输出端，其中，所述第一输入端连接电源，当所述第一输入端的电压和所述第二输入端的电压均不小于预设电压时，所述第一输出端从低电平跳变到高电平。控制电路，包括第三输入端、第四输入端和第二输出端，其中，所述第三输入端连接所述第一输出端，所述第四输入端连接所述第一输入端，第二输出端连接所述第二输入端，用于当所述第一输入端的电压和所述第一输出端的电压的压差大于预设压差时，所述第二输入端的电压由低电平跳变到高电平。在本专利技术上述上电复位电路的一些实施例中，所述执行电路包括与非门电路和反相器，所述第一输入端和所述第二输入端分别连接所述与非门的两个输入端，所述与非门的输出端连接所述反相器的输入端，所述反相器的输出端连接所述第一输出端，所述第二输入端的初始状态为低电平。在本专利技术上述上电复位电路的一些实施例中，所述控制电路包括：充放电模块、压差检测模块、降压模块和反相器组；其中，所述充放电模块的输入端连接所述第一输入端，其输出端连接所述反相器组的输入端，用于在所述第一输入端的电压上升时，进行充电，并使其输出端的电压升高；所述压差检测模块的两个输入端分别连接所述第一输入端和所述第一输出端，其输出端连接所述降压模块的一个输入端，用于在所述第一输出端和所述第一输出端的压差大于所述预设压差时，向所述降压模块发送控制信号；所述降压模块的另一个输入端连接所述反相器组的输入端，用于在接收到所述控制信号时，将所述反相器组的输入端的电压降至低电平；所述反相器组的输出端连接所述第二输出端，在其输入端为低电平时，其输出端跳变为高电平，在其输入端为高电平时，其输出端跳变为低电平。具体地，所述充放电模块为电容。在本专利技术上述上电复位电路的一些实施例中，所述压差检测模块包括第一P型金属氧化物半导体(MOS)场效应晶体管，其衬底连接所述第一输入端，其栅极连接所述第一输出端，其源极与类二极管电路反向串联后连接至电源，其漏极与类二极管电路正向串联后连接至低电平信号端。在本专利技术上述上电复位电路的一些实施例中，所述降压模块包括第一NMOS管，其栅极连接所述第一PMOS管的漏极，其漏极连接所述反相器组的输入端，其源极和衬底连接至低电平信号端。在本专利技术上述上电复位电路的一些实施例中，所述控制电路还包括：反馈模块，其输入端连接所述第二输入端，其输出端连接所述反相器组的输入端，用于在所述第二输入端为高电平时，将所述反相器组的输入端保持在低电平。在本专利技术上述上电复位电路的一些实施例中，所述反馈模块包括：第二PMOS管和第二NMOS管；其中，所述第二PMOS管的源极和衬底连接所述第二输入端，所述第二PMOS管的栅极和漏极连接所述第二NMOS管的栅极，所述第二NMOS管的漏极连接所述反相器组的输入端，所述第二NMOS管的源极和衬底连接至低电平信号端。在本专利技术上述上电复位电路的一些实施例中，所述反相器组包括奇数个级联的反相器，所述级联的反相器中的末级反相器的输出端连接所述第二输入端。在本专利技术上述上电复位电路的一些实施例中，所述末级反相器包括第三PMOS管，其栅极连接所述末级反相器的输入端，其漏极连接所述末级反相器的输出端，其源极与类二极管电路反向串联后连接至电源，其衬底连接电源。在本专利技术上述上电复位电路的一些实施例中，所述与非门电路包括第四PMOS管，其栅极连接所述第二输入端，其漏极连接所述与非门电路的输出端，其源极与类二极管电路反向串联后连接至电源，其衬底连接电源。具体地，所述类二极管电路包括漏极和栅极相连接的PMOS管或NMOS管。本专利技术实施例还提供一种上电复位方法，其特征在于，包括：检测执行电路的第一输入端的电压和第二输入端的电压是否均不小于预设电压，当所述第一输入端的电压和所述第二输入端的电压均不小于预设电压时，所述执行电路的第一输出端从低电平跳变到高电平；其中，所述第一输入端连接电源，所述第二输入端的初始状态为低电平；通过控制电路检测所述第一输入端的电压和所述第一输出端的电压的压差，当所述第一输入端的电压和所述第一输出端的电压的压差大于预设压差时，所述控制电路的第二输出端的电压由低电平跳变到高电平；其中，所述控制电路包括：第三输入端、第四输入端和第二输出端，其中，所述第三输入端连接所述第一输出端，所述第四输入端连接所述第一输入端，第二输出端连接所述第二输入端。具体地，所述执行电路包括与非门电路和反相器，其中，所述第一输入端和所述第二输入端分别连接所述与非门的两个输入端，所述与非门的输出端连接所述反相器的输入端，所述反相器的输出端连接所述第一输出端。在本专利技术上电复位方法的一些实施例中，还包括：当所述第二输入端的电压小于预设电压时，将所述第二输入端的电压保持在低电平。具体地，将所述第二输入端的电压保持在低电平包括：当所述第一输入端的电压上升时，对所述控制电路的充放电模块进行充电，并使所述充放电模块输出端的电压升高；其中，所述充放电模块的输入端连接所述第一输入端，其输出端连接所述控制电路的反相器组的输入端；当所述反相器组的输入端的电压升到高电平时，其输出端输出低电平；其中，所述反相器组的输出端连接所述第二输出端。具体地，通过控制电路检测所述第一输入端的电压和所述第一输出端的电压的压差，当所述第一输入端的电压和所述第一输出端的电压的压差大于预设压差时，所述控制电路的第二输出端的电压由低电平跳变到高电平包括：通过所述控制电路的压差检测模块检测所述所述第一输出端和所述第一输出端的压差，当所述第一输出端和所述第一输出端的压差大于所述预设压差时，所述压差检测模块向所述控制电路的降压模块发送控制信号；其中，所述压差检测模块的两个输入端分别连接所述第一输入端和所述第一输出端，其输出端连接所述降压模块的一个输入端；所述降压模块在接收到所述控制信号时，将所述所述控制电路的反相器组的输入端的电压降至低电平；其中，所述本文档来自技高网...

【技术保护点】
一种上电复位电路，其特征在于，包括：执行电路，包括第一输入端、第二输入端和第一输出端，其中，所述第一输入端连接电源，所述第二输入端的初始状态为低电平，当所述第一输入端的电压和所述第二输入端的电压均不小于预设电压时，所述第一输出端从低电平跳变到高电平；控制电路，包括第三输入端、第四输入端和第二输出端，其中，所述第三输入端连接所述第一输出端，所述第四输入端连接所述第一输入端，第二输出端连接所述第二输入端，用于当所述第一输入端的电压和所述第一输出端的电压的压差大于预设压差时，所述第二输入端的电压由低电平跳变到高电平。

【技术特征摘要】
1.一种上电复位电路，其特征在于，包括：执行电路，包括第一输入端、第二输入端和第一输出端，其中，所述第一输入端连接电源，所述第二输入端的初始状态为低电平，当所述第一输入端的电压和所述第二输入端的电压均不小于预设电压时，所述第一输出端从低电平跳变到高电平；控制电路，包括第三输入端、第四输入端和第二输出端，其中，所述第三输入端连接所述第一输出端，所述第四输入端连接所述第一输入端，第二输出端连接所述第二输入端，用于当所述第一输入端的电压和所述第一输出端的电压的压差大于预设压差时，所述第二输入端的电压由低电平跳变到高电平。2.根据权利要求1所述的电路，其特征在于，所述执行电路包括与非门电路和反相器，所述第一输入端和所述第二输入端分别连接所述与非门的两个输入端，所述与非门的输出端连接所述反相器的输入端，所述反相器的输出端连接所述第一输出端。3.根据权利要求1所述的电路，其特征在于，所述控制电路包括：充放电模块、压差检测模块、降压模块和反相器组；其中，所述充放电模块的输入端连接所述第一输入端，其输出端连接所述反相器组的输入端，用于在所述第一输入端的电压上升时，进行充电，并使其输出端的电压升高；所述压差检测模块的两个输入端分别连接所述第一输入端和所述第一输出端，其输出端连接所述降压模块的一个输入端，用于在所述第一输出端和所述第一输出端的压差大于所述预设压差时，向所述降压模块发送控制信号；所述降压模块的另一个输入端连接所述反相器组的输入端，用于在接收到所述控制信号时，将所述反相器组的输入端的电压降至低电平；所述反相器组的输出端连接所述第二输出端，在其输入端为低电平
\t时，其输出端跳变为高电平，在其输入端为高电平时，其输出端跳变为低电平。4.根据权利要求3所述的电路，其特征在于，所述充放电模块为电容。5.根据权利要求3所述的电路，其特征在于，所述压差检测模块包括第一P型金属氧化物半导体MOS场效应晶体管，其衬底连接所述第一输入端，其栅极连接所述第一输出端，其源极与类二极管电路反向串联后连接至电源，其漏极与类二极管电路正向串联后连接至低电平信号端。6.根据权利要求5所述的电路，其特征在于，所述降压模块包括第一NMOS管，其栅极连接所述第一PMOS管的漏极，其漏极连接所述反相器组的输入端，其源极和衬底连接至低电平信号端。7.根据权利要求3至6任意一项所述的电路，其特征在于，所述控制电路还包括：反馈模块，其输入端连接所述第二输入端，其输出端连接所述反相器组的输入端，用于在所述第二输入端为高电平时，将所述反相器组的输入端保持在低电平。8.根据权利要求7所述电路，其特征在于，所述反馈模块包括：第二PMOS管和第二NMOS管；其中，所述第二PMOS管的源极和衬底连接所述第二输入端，所述第二PMOS管的栅极和漏极连接所述第二NMOS管的栅极，所述第二NMOS管的漏极连接所述反相器组的输入端，所述第二NMOS管的源极和衬底连接至低电平信号端。9.根据权利要求3至6任意一项所述电路，其特征在于，所述反相
\t器组包括奇数个级联的反相器，所述级联的反相器中的末级反相器的输出端连接所述第二输入端。10.根据权利要求9所述电路，其特征在于，所述末级反相器包括第三PMOS管，其栅极连接所述末级反相器的输入端，其漏极连接所述末级反相器的...

【专利技术属性】
技术研发人员：曾令刚，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31