测试电路及其工作方法技术

本发明专利技术公开了一种测试电路及其工作方法，所述测试电路包括第一测试单元、第二测试单元和判断单元，所述第一测试单元输出每列像素单元的第一待测信号，所述第二测试单元输出每行像素单元的第二待测信号，所述判断单元根据所述第一待测信号和所述第二待测信号判断单个像素单元是否短路，从而可以在不增加生产工艺流程的情况下，在生产过程中对显示面板的工作性能进行评价，能够准确定位短路发生的位置，提高产品的性能和良率。

【技术实现步骤摘要】

本专利技术涉及显示
，尤其涉及一种测试电路及其工作方法。
技术介绍
阵列基板行驱动技术(GateDriveronArray，GOA)是直接将驱动电路制作在阵列基板上，从而代替由外接硅片制作的驱动芯片的一种工艺技术。该技术可减少工艺流程，降低工艺成本,提高液晶显示面板的集成度。显示面板的生产过程复杂，任何工艺出现异常都有可能使得产品出现不良。另外，由于生产过程之中颗粒的影响，显示面板的内部也容易出现短路现象。因此，需要一种能够及时有效的判断显示面板是否有效运作的测试电路。现有的测试电路只能判断出显示面板整体上是否工作正常，无法确定出所述显示面板工作异常的具体位置。因此，现有的测试电路排查短路发生的具体位置比较困难。
技术实现思路
为解决上述问题，本专利技术提供一种测试电路及其工作方法，至少部分解决现有的测试电路排查短路发生的具体位置比较困难的问题。为此，本专利技术提供一种测试电路，包括第一测试单元、第二测试单元和判断单元，所述判断单元分别与所述第一测试单元、所述第二测试单元连接，所述第一测试单元分别与每列像素单元连接，所述第二测试单元分别与每行像素单元连接；所述第一测试单元用于输出每列像素单元的第一待测信号；所述第二测试单元用于输出每行像素单元的第二待测信号；所述判断单元用于根据所述第一待测信号和所述第二待测信号判断单个像素单元是否短路。可选的，所述第一测试单元包括多个第一测试模块，所述第一测试模块与对应的单列像素单元连接，所述第二测试单元包括多个第二测试模块，所述第二测试模块与对应的单行像素单元连接；所述第一测试模块用于输出对应的单列像素单元的第一待测信号；所述第二测试模块用于输出对应的单行像素单元的第二待测信号。可选的，所述第一测试模块包括第一信号输入线、第一信号输出线以及第一晶体管，所述第一信号输入线与所述第一晶体管的栅极连接，所述第一信号输出线与所述第一晶体管的第一极连接，所述第一晶体管的第二极与所述单列像素单元连接；所述第一信号输入线用于输入第一测试信号以使所述第一晶体管导通；所述第一信号输出线用于当所述第一晶体管导通时输出所述单列像素单元的第一待测信号。可选的，所述第一测试模块包括第一信号输入线、第一电压端、第一信号输出线以及第一晶体管，所述第一信号输入线与所述第一晶体管的栅极连接，所述第一电压端与所述第一晶体管的第一极连接，所述第一晶体管的第二极与所述单列像素单元之中像素单元的驱动晶体管的栅极连接，所述第一信号输出线与所述驱动晶体管的漏极连接；所述第一信号输入线用于输入第一测试信号以使所述第一晶体管导通；所述第一电压端用于当所述第一晶体管导通时输入电压信号；所述第一信号输出线用于根据所述电压信号输出所述单列像素单元的第一待测信号。可选的，所述第二测试模块包括第二信号输入线、第二信号输出线以及第二晶体管，所述第二信号输入线与所述第二晶体管的栅极连接，所述第二信号输出线与所述第二晶体管的第一极连接，所述第二晶体管的第二极与所述单行像素单元连接；所述第二信号输入线用于输入第二测试信号以使所述第二晶体管导通；所述第二信号输出线用于当所述第二晶体管导通时输出所述单行像素单元的第二待测信号。可选的，所述判断单元包括第一比较模块、第二比较模块和判断模块，所述第一比较模块与所述第一测试单元连接，所述第二比较模块与所述第二测试单元连接，所述判断模块分别与所述第一比较模块、所述第二比较模块连接；所述第一比较模块用于将所述第一待测信号与预设的第一标准信号进行比较，以确定对应的单列像素单元是否短路；所述第二比较模块用于将所述第二待测信号与预设的第二标准信号进行比较，以确定对应的单行像素单元是否短路；所述判断模块用于根据所述第一比较模块的比较结果和所述第二比较模块的比较结果判断单个像素单元是否短路。可选的，所述判断模块包括第一获取子模块、第二获取子模块和判断子模块，所述判断子模块分别与所述第一获取子模块、所述第二获取子模块连接；所述第一获取子模块用于获取短路的单列像素单元；所述第二获取子模块用于获取短路的单行像素单元；所述判断子模块用于将短路的单列像素单元与短路的单行像素单元共有的单个像素单元判断为短路。一种测试电路的工作方法，所述测试电路包括第一测试单元、第二测试单元和判断单元，所述判断单元分别与所述第一测试单元、所述第二测试单元连接，所述第一测试单元分别与每列像素单元连接，所述第二测试单元分别与每行像素单元连接；所述测试电路的工作方法包括：所述第一测试单元输出每列像素单元的第一待测信号；所述第二测试单元输出每行像素单元的第二待测信号；所述判断单元根据所述第一待测信号和所述第二待测信号判断单个像素单元是否短路。可选的，所述判断单元包括第一比较模块、第二比较模块和判断模块，所述第一比较模块与所述第一测试单元连接，所述第二比较模块与所述第二测试单元连接，所述判断模块分别与所述第一比较模块、所述第二比较模块连接；所述判断单元根据所述第一待测信号和所述第二待测信号判断单个像素单元是否短路的步骤包括：所述第一比较模块将所述第一待测信号与预设的第一标准信号进行比较，以确定对应的单列像素单元是否短路；所述第二比较模块将所述第二待测信号与预设的第二标准信号进行比较，以确定对应的单行像素单元是否短路；所述判断模块根据所述第一比较模块的比较结果和所述第二比较模块的比较结果判断单个像素单元是否短路。可选的，所述判断模块包括第一获取子模块、第二获取子模块和判断子模块，所述判断子模块分别与所述第一获取子模块、所述第二获取子模块连接；所述判断模块根据所述第一比较模块的比较结果和所述第二比较模块的比较结果判断单个像素单元是否短路的步骤包括：所述第一获取子模块获取短路的单列像素单元；所述第二获取子模块获取短路的单行像素单元；所述判断子模块将短路的单列像素单元与短路的单行像素单元共有的单个像素单元判断为短路。本专利技术具有下述有益效果：本专利技术提供的测试电路及其工作方法之中，所述测试电路包括第一测试单元、第二测试单元和判断单元，所述第一测试单元输出每列像素单元的第一待测信号，所述第二测试单元输出每行像素单元的第二待测信号，所述判断单元根据所述第一待测信号和所述第二待测信号判断单个像素单元是否短路，从而可以在不增加生产工艺流程的情况下，在生产过程中对显示面板的工作性能进行评价，能够准确定位短路发生的位置，提高产品的性能和良率。附图说明图1为本专利技术实施例一提供的一种测试电路的结构示意图；图2为图1所示测试电路的第一测试信号的时序图；图3为图1所示测试电路的第二测试信号的时序图；图4为本专利技术实施例二提供的一种测试电路的结构示意图；图5为本专利技术实施例三提供的一种测试电路的工作方法的流程图。具体实施方式为使本领域的技术人员更好地理解本专利技术的技术方案，下面结合附图对本专利技术提供的测试电路及其工作方法进行详细描述。实施例一图1为本专利技术实施例一提供的一种测试电路的结构示意图。如图1所示，所述测试电路包括第一测试单元101、第二测试单元102和判断单元103，所述判断单元103分别与所述第一测试单元101、所述第二测试单元102连接，所述第一测试单元101分别与每列像素单元连接，所述第二测试单元102分别与每行像素单元连接。显示面板100包括像素单元阵列，所述像素单本文档来自技高网...

【技术保护点】
一种测试电路，其特征在于，包括第一测试单元、第二测试单元和判断单元，所述判断单元分别与所述第一测试单元、所述第二测试单元连接，所述第一测试单元分别与每列像素单元连接，所述第二测试单元分别与每行像素单元连接；所述第一测试单元用于输出每列像素单元的第一待测信号；所述第二测试单元用于输出每行像素单元的第二待测信号；所述判断单元用于根据所述第一待测信号和所述第二待测信号判断单个像素单元是否短路。

【技术特征摘要】
1.一种测试电路，其特征在于，包括第一测试单元、第二测试单元和判断单元，所述判断单元分别与所述第一测试单元、所述第二测试单元连接，所述第一测试单元分别与每列像素单元连接，所述第二测试单元分别与每行像素单元连接；所述第一测试单元用于输出每列像素单元的第一待测信号；所述第二测试单元用于输出每行像素单元的第二待测信号；所述判断单元用于根据所述第一待测信号和所述第二待测信号判断单个像素单元是否短路。2.根据权利要求1所述的测试电路，其特征在于，所述第一测试单元包括多个第一测试模块，所述第一测试模块与对应的单列像素单元连接，所述第二测试单元包括多个第二测试模块，所述第二测试模块与对应的单行像素单元连接；所述第一测试模块用于输出对应的单列像素单元的第一待测信号；所述第二测试模块用于输出对应的单行像素单元的第二待测信号。3.根据权利要求2所述的测试电路，其特征在于，所述第一测试模块包括第一信号输入线、第一信号输出线以及第一晶体管，所述第一信号输入线与所述第一晶体管的栅极连接，所述第一信号输出线与所述第一晶体管的第一极连接，所述第一晶体管的第二极与所述单列像素单元连接；所述第一信号输入线用于输入第一测试信号以使所述第一晶体管导通；所述第一信号输出线用于当所述第一晶体管导通时输出所述单列像素单元的第一待测信号。4.根据权利要求2所述的测试电路，其特征在于，所述第一测试模块包括第一信号输入线、第一电压端、第一信号输出线以及第一晶体管，所述第一信号输入线与所述第一晶体管的栅极连接，所述第一电压端与所述第一晶体管的第一极连接，所述第一晶体管的第二极与所述单列像素单元之中像素单元的驱动晶体管的栅极连接，所述第一信号输出线与所述驱动晶体管的漏极连接；所述第一信号输入线用于输入第一测试信号以使所述第一晶体管导通；所述第一电压端用于当所述第一晶体管导通时输入电压信号；所述第一信号输出线用于根据所述电压信号输出所述单列像素单元的第一待测信号。5.根据权利要求2所述的测试电路，其特征在于，所述第二测试模块包括第二信号输入线、第二信号输出线以及第二晶体管，所述第二信号输入线与所述第二晶体管的栅极连接，所述第二信号输出线与所述第二晶体管的第一极连接，所述第二晶体管的第二极与所述单行像素单元连接；所述第二信号输入线用于输入第二测试信号以使所述第二晶体管导通；所述第二信号输出线用于当所述第二晶体管导通时输出所述单行像素单元的第二待测信号。6.根据权利要求1所述的测试电路，其特征在于，所述判断单元包括第一比较模块、第二比较模块和判断模块，所述第一比较模块与所述第一测试单元连接，所述第二比较模块与所述第二测试单元连接，所述判断...

【专利技术属性】
技术研发人员：王文博，王纯，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京;11