一种多进制LDPC码级联神经网络解码方法及装置制造方法及图纸

本发明专利技术公开了一种多进制LDPC码级联神经网络解码方法及装置，所述解码方法包括：多进制LDPC译码初始化；神经网络级联解码。其中多进制LDPC译码首先对各码元符号进行初始化得到后验概率；神经网络将后验概率软信息作为输入信息输入到输入层，经过神经网络的训练和学习，由输出层得到输出软信息并进行判决译码，得到译码结果。本发明专利技术在传统多进制LDPC置信传播译码算法的基础上引入神经网络的级联译码方法，降低译码计算量和复杂度，提高译码效率。

【技术实现步骤摘要】

本专利技术涉及信息编解码
，具体涉及一种多进制LDPC码级联神经网络解码方法及装置。
技术介绍
NandFlash是目前消费性电子产品中被广泛使用的元件之一。由于NandFlash的物理机构特点，容易发生错误，如何保证数据的可靠性，成为一项重要的研究课题。采用纠错码(ErrorCorrectionCoding,ECC)的纠错控制技术是目前提高闪存数据可靠性的关键技术之一，而LDPC码(Low-DensityParity-Checkcodes)是目前被广泛应用在闪存上的纠错码。对比传统的二进制LDPC码，多进制LDPC编译码方法与二进制类似，抗随机错误能力和抗突发错误能力均优于二进制LDPC码，为当前编码领域性能最优的一种编码方案。另外，由于多进制LDPC码是基于高阶有限域设计的，因此非常适合与高阶调制系统接合，更适合高速率传输系统，适合NAND闪存的高速数据传输。目前，神经网络已被应用于包括计算机、交通、金融业、智能机器人等很多领域，在多个方面展现出其特殊性，成为了站在科技最前沿的技术。神经网络专家J.C.Platt和J.J.Hopfield首先提出将人工神经网络技术应用于线性纠错码。用神经网络对二进制LDPC码进行译码，其误码率和算法复杂度上都有明显提升。由于神经网络结构适用于并行结构，而基于迭代计算的多进制LDPC译码算法也易于拆分成多个部分进行并行译码，将神经网络技术与多进制LDPC译码算法进行结合，一方面使得有学习能力的神经网络可以适合不同多进制LDPC码的译码过程，另一方面也可以改善译码性能，提高译码速度和容错性。
技术实现思路
本专利技术的第一个目的是为了创新译码方法，改善译码性能，提出一种多进制LDPC码级联神经网络解码方法。本专利技术的第二个目的是为了创新译码方法，改善译码性能，提供一种多进制LDPC码级联神经网络解码装置。本专利技术的第一个目的可以通过采取如下技术方案达到：一种多进制LDPC码级联神经网络解码方法，所述方法包括如下步骤：S1、确定Hmn为M*N的校验矩阵，令N(m):＝{n:Hmn≠0本文档来自技高网...

【技术保护点】
一种多进制LDPC码级联神经网络解码方法，其特征在于，所述方法包括如下步骤：S1、确定Hmn为M*N的校验矩阵，令N(m):＝{n:Hmn≠0}为参与第m个校验方程的校验节点的变量节点的集合，令M(n):＝{m:Hmn≠0}为包含第n个变量节点的校验节点的集合；S2、获取N个经过信道后的信息比特yi，i＝1,2,…,N；其中每一个yi代表一个符号，其中包含了b个二进制比特；S3、在高斯信道下建立多进制LDPC初始化译码模型，初始化式中，每个二进制比特的似然比为其中s为输入符号的幅度，σ2为信道高斯噪声∑的方差，S4、所述多进制LDPC初始化译码模型对各码元符号进行初始化得到后验概率；S5、将所述后验概率软信息作为输入信息输入到神经网络，经过神经网络的训练和学习，由输出缓冲层得到输出软信息；S6、选取神经元输出概率ui(t+τ)的最大值所带表的码字进行译码判决，如果H*ui＝0，则迭代结束得到译码结果；否则，返回步骤S3将输出软信息作为新的输入进行下次迭代。

【技术特征摘要】
1.一种多进制LDPC码级联神经网络解码方法，其特征在于，所述方法包括如...

【专利技术属性】
技术研发人员：姜小波，魏锴，李洁，
申请(专利权)人：华南理工大学，
类型：发明
国别省市：广东;44