具有结构稳定性的半导体器件制造技术

本公开提供一种具有结构稳定性的半导体器件。该半导体器件包括：垂直交替的导电层和绝缘层的叠层；穿过叠层的支撑体，支撑体中的每个具有等边多边形的横截面，支撑体在第一方向和第二方向上等距离地布置，第一方向和第二方向彼此交叉；以及，分别电耦接到导电层的接触插塞，接触插塞中的每个设置在支撑体中的至少两个相邻的支撑体之间。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求2015年10月1日提交的申请号为10-2015-0138694的韩国专利申请的优先权，其全部公开通过引用整体合并于此。
本公开的实施例总体涉及一种三维半导体器件，更具体地，涉及一种具有改善的结构稳定性的三维半导体器件。
技术介绍
非易失性存储器件即使处于断电状态也可以保持储存的数据。由于在硅衬底上包括单个存储单元阵列的二维存储器件达到其集成限度，因此提出一种在硅衬底上包括存储单元叠层的三维(3D)非易失性存储器件。为了层叠存储单元，3D非易失性存储器件可以具有导电和绝缘材料的垂直交替层。此外，为了工艺效率，在制造工艺的各个阶段，还可以临时地垂直布置牺牲绝缘层，其随后仅需要用导电层进行替换。用导电层替换牺牲层通常是挑战性的过程，并且无意中可能导致叠层的部分翘曲或倒塌。结果，在一个或更多个导电层之间会出现桥接，由此会减小半导体器件的良率。
技术实现思路
本公开的实施例提供一种具有结构稳定性和提高的良率的半导体器件，并提供一种用于制造该半导体器件的方法。在本公开的一个方面，提供一种半导体器件，该半导体器件包括：包括交替层叠的导电层和绝缘层的叠层；穿过叠层的支撑体，支撑体中的每个具有等边多边形的横截面，支撑体在第一方向和第二方向上等距离地布置，第一方向和第二方向彼此交叉；以及，分别电耦接到导电层的接触插塞，接触插塞中的每个设置在支撑体中的至少两个相邻的支撑体之间。在本公开中，该半导体器件可以包括延伸穿过叠层的支撑体，以及每个支撑体可以具有等边多边形的横截面，支撑体在第一方向和第二方向上等距离地布置，第一方向和第二方向彼此交叉。以此方式，可以以规则图案布置具有对称形式的支撑体。这可以抑制叠层的翘曲或倒塌。附图说明图1A至图1D示出根据本公开的实施例的半导体器件的叠层的布局；图2A至图2H示出根据本公开的进一步实施例的半导体器件的叠层的更多布局；图3A示出根据本公开的实施例的半导体器件的叠层结构；图3B至图3C示出根据本公开的实施例的半导体器件的叠层结构中的接触区的布局；图4A示出根据本公开的另一实施例的半导体器件的叠层的结构；图4B至图4C示出根据本公开的另一实施例的半导体器件的叠层结构中的接触区的布局；图5A示出根据本公开的又一实施例的半导体器件的叠层结构；图5B至图5C示出根据本公开的又一实施例的半导体器件的叠层结构中的接触区的布局；图6示出根据本公开的实施例的存储系统的框图；图7示出根据本公开的另一实施例的存储系统的框图；图8示出根据本公开的实施例的计算系统的框图；图9示出根据本公开的又一实施例计算系统的框图。具体实施方式以下参照附图来描述各种实施例。将理解的是，本文的描述不意在将本专利技术限制于所描述的特定实施例。因此，本专利技术可以以不同的形式来实施，并且不应被解释为仅局限于本文示出的实施例。相反地，提供所述实施例作为示例，使得本公开将是彻底和完整的，以及所述实施例将向本领域技术人员充分传达本专利技术的各个方面和特征。还要注意的是，在阅读本专利技术之后，在不脱离如所附权利要求所定义的本专利技术的精神和范围的情况下，本专利技术所属领域的技术人员可以想到所述实施例的若干替代、修改和等同物。此外，将理解，尽管术语“第一”、“第二”、“第三”等在本文中可以用于描述各种元件、组件、区域、层和/或区段，但是这些元件、组件、区域、层和/或区段不应局限于这些术语。这些术语用于将一个元件、组件、区域、层或区段与另一个元件、组件、区域、层或区段进行区分。因此，在不脱离本公开的精神和范围的情况下，以下描述的第一元件、组件、区域、层或区段可以被称为第二元件、组件、区域、层或区段。同样，将理解，当一个元件或层被称为“连接到”或“耦接到”另一元件或层时，其可以直接位于另一元件或层上、直接连接到或耦接到另一元件或层，或者可以存在一个或更多个中间元件或层。此外，还将理解，当一个元件或层被称为位于两个元件或层“之间”时，其可以为两个元件或层之间的唯一元件或层，或者还可以存在一个或更多个中间元件或层。此外，本文所使用的术语仅用于描述特定实施例的目的，而非意在限制本公开。此外，如本文中所使用的，除非上下文另外明确指出，否则单数形式“一个”(“a”和“an”)意在也包括复数形式。还将理解，术语“包含”和“包括”当在本说明书中使用时表示存在所陈述的特征、整体、操作、元件和/或组件，并且不排除一个或更多个其它特征、整体、操作、元件、组件和/或其部分的存在或添加。如本文中所使用的，术语“和/或”包括一个或更多个相关所列条目的任意组合或所有组合。为了便于解释，空间关系术语(诸如，“下”、“之下”、“下面”、“以下”、“之上”和“上面”等)在本文中可以用于描述如附图中所示的一个元件或特征与另一元件或特征的关系。将理解，除附图中描绘的方位之外，空间关系术语还意在包含使用中或运行中的设备的不同方位。例如，如果附图中的设备被翻转，则被描述为在其它元件或特征“下”或“之下”或“以下”的元件将定向在其它元件或特征“之上”。因此，示例术语“之下”和“以下”可以包含之上和之下方位两者。设备可以被另外定向(例如，旋转90度或在其它方位处)，以及本文所使用的空间关系描述符应当被相应地解释。除非另外定义，否则本文所使用的所有术语(包括技术术语和科学术语)具有与本专利技术构思所属领域的普通技术人员通常理解的含义相同的含义。还将理解，诸如常用字典中定义的术语的术语应当被解释为具有与它们在相关技术的上下文中的含义一致的含义，并且除非在本文中明确定义，否则将不能以理想化或过于形式化的意义来解释。在下列描述中，阐述了若干特定细节以提供对本公开的透彻理解。可以在不存在这些特定细节中的一些或全部的情况下实践本公开。在其它实例中，为了避免不必要地混淆本公开，将不对熟知的过程结构和/或过程进行详细描述。在下文，将参照附图更详细地描述本公开的各种实施例。参照图1A至图1D，提供了半导体器件的叠层的布局的各种示例。相应地，参照图1A至图1C，半导体器件可以包括多个支撑体10。支撑体10中的每个可以穿过半导体器件的叠层。叠层可以包括交替层叠的绝缘层和导电层。稍后将参照图3A、图4A和图5A来描述叠层的结构。在一些实施例中，支撑体10中的每个可以穿过半导体器件的接触区中的叠层。支撑体10可以在第一方向I-I’和与第一方向I-I’交叉的第二方向Ⅱ-Ⅱ’上以规则间隔隔开。第一方向I-I’可以垂直于第二方向Ⅱ-Ⅱ’。支撑体10中的每个可以具有等边多边形的横截面。支撑体10中的每个可以具有圆形横截面。在一些实施例中，等边多边形可以为四边形，诸如，正方形或菱形。等边多边形可以包括类似于圆形的具有大量等边的多边形。在一个实施例中，图1A示出支撑体10中的每个的正方形横截面。在另一实施例中，图1B示出支撑体10中的每个的圆形横截面。在又一实施例中，图1C示出支撑体10中的每个的菱形横截面。多个支撑体10可以等距离地布置。例如，第一方向I-I’上的相邻的支撑体10可以以第一距离或间隔D1彼此隔开。第二方向Ⅱ-Ⅱ’上的相邻的支撑体10可以以第二距离或间隔D2彼此隔开。在第一方向I-I’上，支撑体10可以以等于第一距离或间隔D1的规则间隔隔开。此外，在第二方向Ⅱ-Ⅱ’上，支撑本文档来自技高网...

【技术保护点】
一种半导体器件，包括：叠层，所述叠层包括交替层叠的导电层和绝缘层；支撑体，所述支撑体穿过叠层，支撑体中的每个具有等边多边形或圆形的横截面，支撑体在第一方向和第二方向上等距离地布置，第一方向和第二方向彼此交叉；以及接触插塞，所述接触插塞分别耦接到导电层，接触插塞中的每个设置在支撑体中的至少两个相邻的支撑体之间。

【技术特征摘要】
2015.10.01 KR 10-2015-01386941.一种半导体器件，包括：叠层，所述叠层包括交替层叠的导电层和绝缘层；支撑体，所述支撑体穿过叠层，支撑体中的每个具有等边多边形或圆形的横截面，支撑体在第一方向和第二方向上等距离地布置，第一方向和第二方向彼此交叉；以及接触插塞，所述接触插塞分别耦接到导电层，接触插塞中的每个设置在支撑体中的至少两个相邻的支撑体之间。2.如权利要求1所述的器件，其中，等边多边形包括正方形、菱形。3.如权利要求1所述的器件，其中，第一方向上的相邻的支撑体之间的间距等于或不同于第二方向上的相邻的支撑体之间的间距。4.如权利要求1所述的器件，其中，接触插塞中的每个设置在第一方向上的相邻的支撑体之间。5.如权利要求4所述的器件，其中，支撑体和接触插塞在第一方向上交替地且等距离地布置。6.如权利要求4所述的器件，其中，接触插塞在第一方向上等距离地布置，以及接触插塞在第二方向上等距离地布置。7.如权利要求1所述的器件，其中，接触插塞中的每个设置在第二方向上的相邻的支撑体之间。8.如权利要求7所述的器件，其中，支撑体和接触插塞在第二方向上交替地且等距离地布置。9.如权利要求1所述的器件，其中，接触插塞中的每个设置在第三方向上的相邻的支撑体之间，第三方向与第一...

【专利技术属性】
技术研发人员：郑盛旭，金垧甫，白智唏，郑帐喜，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR