电气保护器件制造技术

本实用新型专利技术的各个实施例涉及电气保护器件。一种电气保护器件，该电气保护器件包括输入线路、输出端子以及功率晶体管，该功率晶体管耦合在输入线路与输出端子之间。感测晶体管连接在输入线路与输出端子之间，并且具有主体端子。控制级耦合到功率晶体管和感测晶体管的对应的控制端子，并且被配置成将功率晶体管的第一电流限制于保护值。主体驱动级耦合到主体端子，并且被配置成根据功率晶体管的操作条件来偏置感测晶体管的主体端子。

【技术实现步骤摘要】

本技术涉及电气保护器件。
技术介绍
众所周知，电子设备中通常会使用保护器件，该保护器件基本上用于避免电流过载以及可能由此引起的任何损坏。非常常用的是传统保险丝，传统保险丝以优异的方式执行保护功能；但是，它们是不可逆的。显然，除非更换了熔断的保险丝，否则受保护器件的完整功能无法恢复。为克服此问题，通常优选的是使用所谓的电子保险丝(电保险丝)。这种类型的器件充分利用功率MOSFET，该功率MOSFET被配置成限制可传递到受保护负载的最大电流。但是通常，过载的开始即会导致功率MOSFET饱和，并且以实质并且永久的方式修改电子保险丝的工作点，至少直到执行重置操作为止。如图1中所示，在实践中，只要功率MOSFET仍在欧姆区中，则随着负载(用I′表示)所需的电流增大，电子保险丝能够提供受限于保护值ITRIP的电流I0。过电流可能将功率MOSFET置于饱和状态下。最大电流有效地受限于保护值ITRIP，但是功率MOSFET仍然处于饱和中，并且电子保险丝可以提供的最大饱和电流ISAT小于保护值ITRIP。为了恢复初始工作条件，在这种情况下，也必须执行重置操作。显而易见，如果受保护的器件的常规工作条件包括介于最大饱和电流ISAT与保护值ITRIP之间的电流，则在电子保险丝跳闸之后，除非执行重置操作，否则无法向受保护的器件适当地供电。
技术实现思路
本技术的目的是提供能够克服所述的限制的一种电气保护r>器件。根据本技术的一个实施例，提供了一种电气保护器件，该电气保护器件包括输入线路、输出端子以及功率晶体管，该功率晶体管耦合在输入线路与输出端子之间。感测晶体管耦合在输入线路与输出端子之间，并且具有主体端子。控制级耦合到功率晶体管以及感测晶体管的相应控制端子，并且被配置成将功率晶体管的第一电流限制于保护值。主体驱动级耦合到主体端子，并且被配置成根据功率晶体管的操作条件来偏置感测晶体管的主体端子。附图说明为更好地理解本技术，现在将纯粹地通过非限定的示例并且参考附图来描述本技术的一个实施例，其中：图1是示出关于已知保护器件的电气量(electricalquantity)的图表；图2是根据本技术的一个实施例的电子设备的混合框图和电气图，该电子设备包括保护器件；图3是示出关于图2中的保护器件的电气量的图表；以及图4是图2中的保护器件的一个部件的截面图。具体实施方式参见图2，电子设备1包括根据本技术的一个实施例的受保护的电子器件2和保护器件3。受保护的电子器件2可以是需要避免遭受过电流的任何类型的电子器件。作为非限定的示例，受保护的电子器件2可以是硬盘或者USB供电单元。保护器件3从电源5接收输入电压VIN，该电源位于电子设备1的内部(例如，电池)或者外部(例如，市电电力线)；并且向受保护的电子器件2提供输出电流IOUT。保护器件3包括输入线路8、功率晶体管10、感测晶体管11、电荷泵12、控制级电路或控制级13、主体驱动级电路或主体驱动级15以及输出端子17。输入线路8连接到电源5，以便接收输入电压VIN。在一个实施例中，功率晶体管10是N-沟道MOS晶体管，并且其漏极端子耦合到输入线路8，并且其源极端子耦合到输出端子17。在所描述的示例中，功率晶体管10的漏极到源极电压由输入电压VIN与输出端子17上的输出电压VOUT之间的差值给出。功率晶体管10的栅极端子耦合到控制级13的输出，并且通过电阻器14耦合到电荷泵12的输出。此外，功率晶体管10的源极端子与其相应的主体端子短路。功率电流IP流过功率晶体管10，并且受限于保护值ITRIP(另参见图3的段落，该附图示出了功率电流IP(用实线表示)随着受保护的电子器件2所需的电流(用虚线表示)的增大的变化)。在一个实施例中，感测晶体管11是低压N-沟道MOS晶体管，并且该感测晶体管的宽长比(aspectratio)相较于功率晶体管10的宽长比小了系数K。此外，感测晶体管11是具有四个可用端子的晶体管。如图4中所示，具体而言，感测晶体管11具有：位于具有第二导电型(此处为P型)主体区域22中的全部都具有第一导电型(此处为N+型)的源极区域20和漏极区域21。栅极区域23布置在主体区域22上、介于源极区域20与漏极区域21之间。通常，在MOS晶体管中，源极区域和主体区域短路，如同功率晶体管10的情况一样(再次参见图4，该附图示出了功率晶体管10的源极区域40、漏极区域41、栅极区域42和主体区域43，以及分别用10a、10b和10c表示的源极端子、漏极端子和栅极端子)。然而，在感测晶体管11中，除了源极端子、漏极端子和栅极端子(分别用11a、11b和11c表示)之外，还提供了一个单独的主体端子11d，用于独立于源极区域20和栅极区域21地偏置主体区域22。再次参见图2，感测晶体管11的漏极端子11b耦合到输入线路8，并且其源极端子11a通过电阻性感测元件25耦合到输出端子17，该电阻性感测元件构成控制级13的一部分。感测晶体管11的栅极端子11c耦合到电荷泵12的输出以及控制级13的输出。然而，主体端子11d耦合到主体驱动级15的输出。感测电流IS流过感测晶体管11。电荷泵12耦合到输入线路8，并且可以根据控制级13的状态而被致动，以驱动功率晶体管10和感测晶体管11。控制级13包括上文已提及的电阻性感测元件25，并且还包括控制放大器26和参考电压发生器27，该参考电压发生器提供参考电压VREF。电阻性感测元件25和参考电压发生器27具有共同的端子，具体而言连接到输出端子17，并且各自具有连接到控制放大器26的对应的输入的另外的端子。控制放大器26的输出连接到功率晶体管10的栅极端子以及感测晶体管11的栅极端子11a，并且通过电阻器14连接到电荷泵12的输出。控制放大器26被配置成根据电阻性感测元件25的电压，来驱动功率晶体管10的栅极端子以及感测晶体管11的栅极端子。主体驱动级15被配置成根据功率晶体管的漏极到源极电压来偏置感测晶体管11的主体端子11d(图4)，从而避免流经功率晶体管10的电流在功率晶体管10本身变为饱和状态时被过度限制。在一个实施例中，具体而言，主体驱动级15被配置成偏置感测晶体管11的主体端子11d，以便功率晶体管10的功率电流IP与感测晶体管11的...

【技术保护点】
一种电气保护器件，其特征在于，包括：输入线路；输出端子；功率晶体管，所述功率晶体管耦合在所述输入线路与所述输出端子之间；感测晶体管，所述感测晶体管耦合在所述输入线路与所述输出端子之间，并且具有主体端子；控制级电路，所述控制级电路耦合到所述功率晶体管和所述感测晶体管的相应的控制端子，并且被配置成将所述功率晶体管的第一电流限制于保护值；以及主体驱动级电路，所述主体驱动级电路耦合到所述主体端子，并且被配置成，根据所述功率晶体管的操作条件，来偏置所述感测晶体管的所述主体端子。

【技术特征摘要】
2015.03.11 IT 1020150000082451.一种电气保护器件，其特征在于，包括：
输入线路；
输出端子；
功率晶体管，所述功率晶体管耦合在所述输入线路与所述输出端子之间；
感测晶体管，所述感测晶体管耦合在所述输入线路与所述输出端子之间，并且具有主体端子；
控制级电路，所述控制级电路耦合到所述功率晶体管和所述感测晶体管的相应的控制端子，并且被配置成将所述功率晶体管的第一电流限制于保护值；以及
主体驱动级电路，所述主体驱动级电路耦合到所述主体端子，并且被配置成，根据所述功率晶体管的操作条件，来偏置所述感测晶体管的所述主体端子。
2.根据权利要求1所述的保护器件，其特征在于，其中所述主体驱动级电路被配置成，根据所述功率晶体管的导电端子之间的电压，来偏置所述感测晶体管的所述主体端子。
3.根据权利要求1所述的保护器件，其特征在于，其中所述主体驱动级电路被配置成，偏置所述感测晶体管的所述主体端子，从而使得：在所述功率晶体管从欧姆区域操作条件转换到饱和操作条件时，所述感测晶体管的阈值电压的绝对值增大。
4.根据权利要求1所述的保护器件，其特征在于，其中所述主体驱动级电路被配置成，偏置所述感测晶体管的所述主体端子，从而补偿由于所述功率晶体管从欧姆区域操作条件转换到饱和操作条件而引发的所述感测晶体管的所述第一电流的下降。
5.根据权利要求1所述的保护器件，其特征在于，其中所述主体驱动级电路包括：
感测网络电路，所述感测网络电路提供了指示所述输出端子上的输出电压的电压；以及
主体驱动放大器，所述主体驱动放大器具有耦合到所述感测网络的输入、以及耦合到所述感测晶体管的所述主体端子的输出。
6.根据权利要求5所述的保护器件，其特征在于，其中所述主体驱动放大器按照跟随器配置的形式。
7.根据权利要求6所述的保护器件，其特征在于，其中：
所述功率晶体管具有分别连接到所述输入线路和所述输出端子的导电端子；
所述感测网络电路包括电阻器和电流发生器，所述电阻器和所述电流发生器串联在所述输出端子与恒定电势线路之间；并且
所述主体驱动放大器的输入连接到介于所述电阻器与所述电流发生器之间的中间节点。
8.根据权利要求1所述的保护器件，其特征在于，其中所述控制级电路包括控制放大器，所述控制放大器被配置成，根据通过所述感测晶体管的第二电流，来驱动所述功率晶体管的和所述感测晶...

【专利技术属性】
技术研发人员：A·托雷斯，D·帕蒂，
申请(专利权)人：意法半导体股份有限公司，
类型：新型
国别省市：意大利;IT