当前位置: 首页 > 专利查询>天津大学专利>正文

适用于电源管理的低静态电流和驱动大负载的LDO电路制造技术

技术编号:15149784 阅读:114 留言:0更新日期:2017-04-11 13:43
一种适用于电源管理的低静态电流和驱动大负载的LDO电路,第一跨导增益输入级的一个输入端连接基准电压,另一个输入端连接电阻反馈回路,第一跨导增益输入级的输出端分三路,一路连接第二跨导增益级的输入端,一路连接第一有源反馈缓冲回路,第三路连接第二有源反馈缓冲回路,第二跨导增益级的输出端连接功率晶体管回路,第一有源反馈缓冲回路的输出端、第二有源反馈缓冲回路的输出端和功率晶体管回路输出端均连接至电压输出端,功率晶体管回路的电源输入端连接电源,电阻反馈回路的一端连接至电压输出端,另一端接地,电压输出端还分别通过第二电阻与第三电容的串联接地,通过第四电容接地。本实用新型专利技术可以实现从两级结构到三级结构的转换,保持环路稳定。

【技术实现步骤摘要】

本技术涉及一种低压差线性稳压器。特别是涉及一种适用于电源管理的低静态电流和驱动大负载的LDO电路
技术介绍
现代便携式电子设备(手机、数字音乐播放器、数码相机、手持医疗仪器和测试仪器等)需要许多的电压调制器来对每个功能模块来供电。低压差线性稳压器(LDO)是非常理想的选择。因为LDO芯片具有以下几个技术特点:精密的电压基准,低静态电流,低压降调整管,高性能低噪音的运放,以及稳定而快速的环路响应。所以基于这些特性,可以根据不同的应用环境设计出具有针对性地LDO芯片。对于驱动数百pf的负载电容情况下,LDO能够保持稳定是很不容易的。无输出电容LDO(OCL-LDO)的研究是非常热门的方向,因为它降低芯片上数百个I/Opad的连线之间的寄生电容对芯片内部的影响。
技术实现思路
本技术所要解决的技术问题是,提供一种在驱动较大或者较宽范围的负载电容或者电阻时候,保持LDO稳定的适用于电源管理的低静态电流和驱动大负载的LDO电路。本技术所采用的技术方案是:一种适用于电源管理的低静态电流和驱动大负载的LDO电路,包括有:分别由第一跨导增益输入级和第二跨导增益级构成的两个增益放大级,功率晶体管回路,第一有源反馈缓冲回路,第二有源反馈缓冲回路,以及电阻反馈回路,其中,所述第一跨导增益输入级的一个输入端连接基准电压Vref,另一个输入端连接电阻反馈回路,第一跨导增益输入级的输出端分三路,第一路连接第二跨导增益级的输入端,第二路连接第一有源反馈缓冲回路,第三路连接第二有源反馈缓冲回路,所述第二跨导增益级的输出端连接功率晶体管回路,所述第一有源反馈缓冲回路的输出端、第二有源反馈缓冲回路的输出端和功率晶体管回路输出端均连接至电压输出端Vout,所述功率晶体管回路的电源输入端连接电源VDD,所述电阻反馈回路的一端连接至电压输出端Vout,另一端接地,电压输出端Vout还分别通过第二电阻Resr与第三电容Cout的串联接地,以及通过第四电容CL接地。所述的第一跨导增益输入级是由第二PMOS晶体管M1和第四PMOS晶体管M2构成,第二跨导增益级是由第十六NMOS晶体管M15构成,其中,所述第二PMOS晶体管M1和第四PMOS晶体管M2的源极共同依次通过第二PMOS晶体管M01和第一PMOS晶体管M00连接电源VDD,第一PMOS晶体管M00的栅极连接第一偏置电压Vb1,第二PMOS晶体管M01的栅极连接第二偏置电压Vb2,所述第二PMOS晶体管M1的栅极连接电阻反馈回路,第四PMOS晶体管M2的栅极连接基准电压Vref,第二PMOS晶体管M1的漏极构成一路输出,第四PMOS晶体管M2的漏极构成两路输出,所述第二PMOS晶体管M1的漏极和第七NMOS晶体管M5的源极共同连接第八NMOS晶体管M3的漏极,第八NMOS晶体管M3的源极接地,第四PMOS晶体管M2的漏极一路和第二有源反馈缓冲回路中构成跨导增益级gma2的第十一NMOS晶体管M6的源极共同连接第十二NMOS晶体管M4的漏极,另一路通过第二有源反馈缓冲回路中的第二电容Cm2连接到电压输出端Vout,第十二NMOS晶体管M4的源极接地,第七NMOS晶体管M5的栅极和第十一NMOS晶体管M6的栅极共同连接第三偏置电压Vb3,第十二NMOS晶体管M4的栅极和第八NMOS晶体管M3的栅极共同连接第四偏置电压Vb4,第十一NMOS晶体管M6的漏极连接第十六NMOS晶体管M15的栅极,第十一NMOS晶体管M6的漏极还依次通过第十PMOS晶体管M8和第九PMOS晶体管M10连接电源VDD,第十PMOS晶体管M8的栅极接第二偏置电压Vb2,第九PMOS晶体管M10的栅极和第七NMOS晶体管M5的漏极共同依次通过第一有源反馈缓冲回路中的第一电阻Rm和第一电容Cm1连接到电压输出端Vout,第七NMOS晶体管M5的漏极还通过第六PMOS晶体管M7连接第一有源反馈缓冲回路中构成跨导增益级gma1的第五PMOS晶体管M9的漏极,第五PMOS晶体管M9的栅极通过第一有源反馈缓冲回路中的第一电阻Rm和第一电容Cm1连接到电压输出端Vout,第五PMOS晶体管M9的源极连接电源VDD,第六PMOS晶体管M7的栅极连接第二偏置电压Vb2,第十六NMOS晶体管M15的源极接地,第十六NMOS晶体管M15的漏极连接第十五NMOS晶体管M14的源极,第十五NMOS晶体管M14的栅极连接第三偏置电压Vb3,第十五NMOS晶体管M14的漏极连接所述的功率晶体管回路以及依次通过第十四PMOS晶体管M13和第十三PMOS晶体管M11连接电源VDD,第十四PMOS晶体管M13的栅极连接第二偏置电压Vb2,第十三PMOS晶体管M11的栅极连接所述的功率晶体管回路。所述的功率晶体管回路包括有第十七PMOS晶体管MP和第五电容Cgd,其中,第十七PMOS晶体管MP的栅极和第五电容Cgd的一端共同连接第十三PMOS晶体管M11的栅极和第十五NMOS晶体管M14的漏极,第十七PMOS晶体管MP的源极连接电源VDD,第十七PMOS晶体管MP的漏极和第五电容Cgd的另一端共同连接到电压输出端Vout。所述的电阻反馈回路是由第一等效电阻Rf1和第二等效电阻Rf2串联构成,其中,第一等效电阻Rf1和第二等效电阻Rf2相连接的端构成反馈端连接第一跨导增益输入级中的第二PMOS晶体管M1的栅极,第一等效电阻Rf1的另一端连接到电压输出端Vout,第二等效电阻Rf2的另一端接地。所述的第一等效电阻Rf1包括有第十八PMOS晶体管M16、第十九PMOS晶体管M17和第二十PMOS晶体管M18,其中,第十八PMOS晶体管M16的源极连接到电压输出端Vout,第十八PMOS晶体管M16的栅极和漏极共同连接第十九PMOS晶体管M17的源极,第十九PMOS晶体管M17的栅极和漏极共同连接第二十PMOS晶体管M18的源极,第二十PMOS晶体管M18的栅极和漏极共同连接第二等效电阻Rf2。所述的第二等效电阻Rf2包括有第二十一PMOS晶体管M19、第二十二PMOS晶体管M20和第二十三PMOS晶体管M21,其中,第二十一PMOS晶体管M19的源极连接第一等效电阻Rf1,第二十一PMOS晶体管M19的栅极和漏极共同连接第二十二PMOS晶体管M20的源极,第二十二PMOS晶体管M20的栅极和漏极共同连接第二十三PMOS晶体管M21的源极,第二十三PMOS晶体管M21的栅极和漏极共同接地。本技术的适用于电源管理的低静态电流和驱动大负载的LDO电路,采用有源密勒电容反馈和宽本文档来自技高网...

【技术保护点】
一种适用于电源管理的低静态电流和驱动大负载的LDO电路,其特征在于,包括有:分别由第一跨导增益输入级(gm1)和第二跨导增益级(gm2)构成的两个增益放大级,功率晶体管回路(B),第一有源反馈缓冲回路(D1),第二有源反馈缓冲回路(D2),以及电阻反馈回路(R),其中,所述第一跨导增益输入级(gm1)的一个输入端连接基准电压(Vref),另一个输入端连接电阻反馈回路(R),第一跨导增益输入级(gm1)的输出端分三路,第一路连接第二跨导增益级(gm2)的输入端,第二路连接第一有源反馈缓冲回路(D1),第三路连接第二有源反馈缓冲回路(D2),所述第二跨导增益级(gm2)的输出端连接功率晶体管回路(B),所述第一有源反馈缓冲回路(D1)的输出端、第二有源反馈缓冲回路(D2)的输出端和功率晶体管回路(B)输出端均连接至电压输出端(Vout),所述功率晶体管回路(B)的电源输入端连接电源(VDD),所述电阻反馈回路(R)的一端连接至电压输出端(Vout),另一端接地,电压输出端(Vout)还分别通过第二电阻(Resr)与第三电容(Cout)的串联接地,以及通过第四电容(CL)接地。

【技术特征摘要】
1.一种适用于电源管理的低静态电流和驱动大负载的LDO电路,其特征在于,包括有:
分别由第一跨导增益输入级(gm1)和第二跨导增益级(gm2)构成的两个增益放大级,功
率晶体管回路(B),第一有源反馈缓冲回路(D1),第二有源反馈缓冲回路(D2),以及电
阻反馈回路(R),其中,所述第一跨导增益输入级(gm1)的一个输入端连接基准电压(Vref),
另一个输入端连接电阻反馈回路(R),第一跨导增益输入级(gm1)的输出端分三路,第一
路连接第二跨导增益级(gm2)的输入端,第二路连接第一有源反馈缓冲回路(D1),第三
路连接第二有源反馈缓冲回路(D2),所述第二跨导增益级(gm2)的输出端连接功率晶体
管回路(B),所述第一有源反馈缓冲回路(D1)的输出端、第二有源反馈缓冲回路(D2)
的输出端和功率晶体管回路(B)输出端均连接至电压输出端(Vout),所述功率晶体管回路
(B)的电源输入端连接电源(VDD),所述电阻反馈回路(R)的一端连接至电压输出端
(Vout),另一端接地,电压输出端(Vout)还分别通过第二电阻(Resr)与第三电容(Cout)
的串联接地,以及通过第四电容(CL)接地。
2.根据权利要求1所述的适用于电源管理的低静态电流和驱动大负载的LDO电路,其
特征在于,所述的第一跨导增益输入级(gm1)是由第二PMOS晶体管(M1)和第四PMOS
晶体管(M2)构成,第二跨导增益级(gm2)是由第十六NMOS晶体管(M15)构成,其
中,所述第二PMOS晶体管(M1)和第四PMOS晶体管(M2)的源极共同依次通过第二
PMOS晶体管(M01)和第一PMOS晶体管(M00)连接电源(VDD),第一PMOS晶体管
(M00)的栅极连接第一偏置电压(Vb1),第二PMOS晶体管(M01)的栅极连接第二偏置
电压(Vb2),所述第二PMOS晶体管(M1)的栅极连接电阻反馈回路(R),第四PMOS
晶体管(M2)的栅极连接基准电压(Vref),第二PMOS晶体管(M1)的漏极构成一路输
出,第四PMOS晶体管(M2)的漏极构成两路输出,所述第二PMOS晶体管(M1)的漏极
和第七NMOS晶体管(M5)的源极共同连接第八NMOS晶体管(M3)的漏极,第八NMOS
晶体管(M3)的源极接地,第四PMOS晶体管(M2)的漏极一路和第二有源反馈缓冲回路
(D2)中构成跨导增益级(gma2)的第十一NMOS晶体管(M6)的源极共同连接第十二
NMOS晶体管(M4)的漏极,另一路通过第二有源反馈缓冲回路(D2)中的第二电容(Cm2)
连接到电压输出端(Vout),第十二NMOS晶体管(M4)的源极接地,第七NMOS晶体管
(M5)的栅极和第十一NMOS晶体管(M6)的栅极共同连接第三偏置电压(Vb3),第十
二NMOS晶体管(M4)的栅极和第八NMOS晶体管(M3)的栅极共同连接第四偏置电压
(Vb4),第十一NMOS晶体管(M6)的漏极连接第十六NMOS晶体管(M15)的栅极,
第十一NMOS晶体管(M6)的漏极还依次通过第十PMOS晶体管(M8)和第九PMOS晶
体管(M10)连接电源(VDD),第十PMOS晶体管(M8)的栅极接第二偏置电压(Vb2),
第九PMOS晶体管(M10)的栅极和第七NMOS晶体管(M5)的漏极共同依次通过第一有
源反馈缓冲回路(D1)中的第一电阻(Rm)和第一电容(Cm1)连接到电压输出端(Vout),
第七NMOS晶体管(M...

【专利技术属性】
技术研发人员:肖夏张庚宇徐江涛聂凯明
申请(专利权)人:天津大学
类型:新型
国别省市:天津;12

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1