电连接器系统技术方案

一种用来安装衬底的电连接器系统包括多个基片组件。每个基片组件包括中央框架，第一电触头阵列，第二电触头阵列和多个接地屏蔽。该中央框架限定了第一侧和与第一侧相对的第二侧，其中每个该第一侧和第二侧限定了多个电接触通道。该第一侧和第二侧的至少一个限定了多个接地屏蔽通道，这些接地屏蔽通道位于该基片组件上，以使得每个接地屏蔽通道通过该多个电接触通道的一个电接触通道与其它接地屏蔽通道分离。第一电触头阵列位于第一侧的多个电接触通道内，第二电触头阵列位于第二侧的多个电接触通道内，并且多个接地屏蔽位于多个接地屏蔽通道内。

【技术实现步骤摘要】

本专利技术涉及一种电连接器系统，更特别地涉及一种用于安装衬底的电连接器系统。
技术介绍
如图1所示，底板连接器系统通常用来连接第一衬底2，例如印刷电路板，其平行(垂直)于第二衬底3，例如另一印刷电路板。随着电子元件尺寸的减小以及电子元件总体上变得更加复杂，通常期望在一个电路板或其它衬底上以更小的空间装配更多的元件。由此更期望减小底板连接器系统内的电气端子之间的空间，并且增加底板连接器系统内装配的电气端子的数量。因此，期望开发出能够以更快速度进行操作的底板连接器系统，同时还能增加底板连接器系统内装配的电气端子的数量。
技术实现思路
根据本专利技术，一种用来安装衬底的电连接器系统包括多个基片组件。每个基片组件包括一中央框架，第一电触头阵列，第二电触头阵列和多个接地屏蔽。该中央框架限定了第一侧和与第一侧相对的第二侧，其中每个该第一侧和第二侧限定了多个电接触通道。该第一侧和第二侧的至少一个限定了多个接地屏蔽通道，这些接地屏蔽通道位于该基片组件上以使得每个接地屏蔽通道通过该多个电接触通道的电接触通道与其它接地屏蔽通道分离。第一电触头阵列位于第一侧的多个电接触通道内，第二电触头阵列位于第二侧的多个电接触通道内，并且多个接地屏蔽位于多个接地屏蔽通道内。附图说明图1是将第一衬底连接到第二衬底的底板连接器系统的示意图。图2是高速底板连接器系统的一部分的透视图。图3是图2的高速底板连接器系统的局部分解图。图4是基片组件的透视图。图5是图4的基片组件的部分分解图。图6a是基片组件的中央框架的透视图。图6b是基片组件的中央框架的另一透视图。图7a是图4的基片组件的局部分解图。图7b是中央框架的横截面图。图8示出了闭环型电匹配连接器。图9a示出了三叉的电匹配连接器。图9b示出了双叉的电匹配连接器。图9c示出了电匹配连接器其它的实施例。图9d示出了电匹配连接器的镜像对。-->图9e示出了电匹配连接器的多个镜像对。图10示出了多个接地片。图11示出了接地片的透视图。图12示出了基片组件的另一透视图。图13示出了组织器。图14是基片壳体的透视图。图15是基片壳体的其它透视图。图16是多个基片组件的横截面图。图17a是包括多个匹配脊和多个匹配凹槽的中央框架的侧视图。图17b是包括多个匹配脊和多个匹配凹槽的多个基片组件的截面图。图18a是端头单元的透视图。图18b示出了端头单元的匹配面的一种实施方式。图18c示出了端头单元的匹配面的另一种实施方式。图18d示出了基本上由C形接地屏蔽和接地片包围的一对信号引脚。图19a示出了端头单元的信号引脚的一种实施方式。图19b示出了端头单元的信号引脚的另一种实施方式。图19c示出了端头单元的信号引脚的又一种实施方式。图19d示出了端头单元的一对镜像信号引脚。图20a是端头单元的C形接地屏蔽的透视图。图20b是图20a的端头单元的C形接地屏蔽的另一视图。图20c示出了端头单元的C形接地屏蔽的另一实施方式。图20d示出了端头单元的C形接地屏蔽的又一实施方式。图20e示出了端头单元的C形接地屏蔽的另一实施方式。图21示出了端头单元的接地片的一种实施方式。图22是高速底板连接器系统的透视图。图23是图22的高速底板连接器系统的另一透视图。图24是图22的高速底板连接器系统的又一透视图。图25示出了端头单元的安装面的一种实施方式。图26a示出了高速底板连接器系统的降噪印迹(noise-cancellingfootprint)的一种实施方式。图26b是图26a的降噪印迹的局部放大图。图27a示出了端头单元的安装面的另一种实施方式。图27b示出了图27a的端头单元的安装面的降噪印迹。图27c示出了端头单元的安装面的又一种实施方式。图27d示出了图27c的端头单元的安装面的降噪阵列。图28a示出了可以用于高速底板连接器系统的衬底印迹(substratefootprint)。图28b示出了图28a的衬底印迹的放大视图。图28c示出了可以用于高速底板连接器系统的衬底印迹。图28d示出了图28c的衬底印迹的放大视图。-->图29a示出了包括引导柱和匹配栓的端头单元。图29b示出了用于图28a的端头单元的基片壳体。图30a示出了多个基片组件的安装端。图30b是图29a所示的多个基片组件的安装端的降噪印迹的局部放大图。图31a是连接杆的透视图。图31b示出了与多个基片组件啮合的连接杆。图32a示出了图2的高速底板连接器系统的插入损耗与频率关系的性能图。图32b示出了图2的高速底板连接器系统的回程损耗与频率的关系的性能图。图32c是示出了图2的高速底板连接器系统的近端串扰噪声与频率的关系的性能图。图32d示出了图2的高速连接器系统的远端串扰噪声与频率的关系的性能图。图33是高速底板连接器系统的另一种实施方式的透视图。图34是基片组件的分解图。图35a是中央框架的前透视图。图35b是中央框架的侧视图。图35c是中央框架的后透视图。图36示出了基片组件的前视和侧视图。图37a是基片壳体的前视图。图37b是基片壳体的后视图。图38是多个基片组件的横截面视图。图39a示出了未匹配的端头单元、基片壳体和多个基片组件。图39b示出了匹配了的端头单元、基片壳体和多个基片组件。图39c示出了未匹配的端头单元、基片壳体和多个基片组件的后视透视图。图39d示出了未匹配的端头单元、基片壳体和多个基片组件的放大的后透视图。图40a示出了图33的高速底板连接器系统的插入损耗与频率的关系的性能图。图40b示出了图33的高速底板连接器系统的回程损耗与频率的关系的性能图。图40c示出了图33的高速底板连接器系统的近端串扰噪声与频率的关系的性能图。图40d示出了图33的高速连接器系统的远端串扰噪声与频率的关系的性能图。图41是高速底板连接器的另一实施方式的透视图和局部分解图。图42是图41的高速底板连接器的另一透视图和局部分解图。图43a是基片组件的透视图。图43b是基片组件的局部分解图。图44a是壳体和嵌入的接地框架的透视图。图44b是可以位于壳体的一侧的接地框架的透视图。图44c是带有位于壳体一侧的接地框架的基片组件的透视图。图45是基片组件的横截面视图。图46示出了基片组件的前视和侧视图。图47a示出了接地屏蔽的一种实施方式。-->图47b示出了具有跨越两个电匹配连接器并电连接第一和第二壳体的接地屏蔽的组装好的基片组件。图47c和47d是具有跨越两个电匹配连接器并电连接第一和第二壳体的接地屏蔽的组装好的基片组件的另外的示例。图48a是端头单元的匹配面的透视图。图48b是基片壳体的透视图。图49示出了两个相邻基片组件之间的空气间隙。图50a是未匹配的高速底板连接器系统的透视图。图50b是匹配的高速底板连接器系统的透视图。图51a是多个基片组件和组织器的透视图。图51b是多个基片组件和组织器的另一透视图。图52a是安装面组织器的一个实施方式的透视图。图52b是位于多个基片组件的安装面的图52a的安装面组织器的放大视图。图52c是带有图52a的安装面组织器的图41的高速底板连接器的透视图。图53a是安装面组织器的另一实施方式的透视图。图53b示出了从图53a的安装面组织器延伸的多个突起产生的多个基片组件的安装端处的空气间隙。图53c和53d是穿过图53a的本文档来自技高网...

【技术保护点】
一种用来安装衬底的电连接器系统，该系统包括：多个基片组件，每个基片组件包括：中央框架，其限定了第一侧和与该第一侧相对的第二侧；第一电触头阵列；第二电触头阵列；和多个接地屏蔽；其中每个该第一侧和第二侧限定了多个电接触通道；其中该第一侧和第二侧的至少一个限定了多个接地屏蔽通道，所述接地屏蔽通道位于该基片组件上以使得每个接地屏蔽通道通过该多个电接触通道中的一个电接触通道与其它接地屏蔽通道分离；其中第一电触头阵列基本上位于第一侧的多个电接触通道内；其中第二电触头阵列基本上位于第二侧的多个电接触通道内；并且其中多个接地屏蔽基本上位于多个接地屏蔽通道内。

【技术特征摘要】
2008.12.05 US 61/200,955;2009.01.16 US 61/205,194;1.一种用来安装衬底的电连接器系统，该系统包括：多个基片组件，每个基片组件包括：中央框架，其限定了第一侧和与该第一侧相对的第二侧；第一电触头阵列；第二电触头阵列；和多个接地屏蔽；其中每个该第一侧和第二侧限定了多个电接触通道；其中该第一侧和第二侧的至少一个限定了多个接地屏蔽通道，所述接地屏蔽通道位于该基片组件上以使得每个接地屏蔽通道通过该多个电接触通道中的一个电接触通道与其它接地屏蔽通道分离；其中第一电触头阵列基本上位于第一侧的多个电接触通道内；其中第二电触头阵列基本上位于第二侧的多个电接触通道内；并且其中多个接地屏蔽基本上位于多个接地屏蔽通道内。2.如权利要求1所述的电连接器系统，其中第一电触头阵列的每个电触头的位置与在基片组件中的第二电触头阵列的一个电触头相邻以形成多个电触头对。3.如权利要求2所述的电连接器系统，其中对于每个基片组件，多个接地屏蔽的每个接地屏蔽限定了接地匹配片，其延伸超过基片组件的中央框架以使得每个接地屏蔽片位于多个电触头对中的至少一个电触头对之下或之上。4.如权利要求3所述的电连接器系统，还包括：基片壳体，其定位多个基片组件从而排列基片组件并使得在电连接系统中彼此相邻；其中该基片组件的第一和第二侧的电接触通道的尺寸使得相邻的中央框架形成基本上封闭的路径，第一和第二电触头阵列的至少两个电触头延伸通过该路径。...

【专利技术属性】
技术研发人员：乔治·R·德菲鲍，詹姆斯·L·费德，戴维·K·福勒，道格拉斯·W·格洛沃，戴维·W·赫尔斯特，约翰·E·克瑙布，蒂莫西·R·米尼克，查德·W·摩根，彼得·C·奥唐奈，亚历克斯·M·沙夫，林恩·R·赛普，伊万·C·威克斯，唐纳德·E·伍德，
申请(专利权)人：泰科电子公司，
类型：发明
国别省市：美国;US