一种星载DSP软件任务动态重构电路及重构方法技术

一种星载DSP软件任务动态重构电路及重构方法，基于集成的FPGA芯片构建处理器总线接口和DSP HPI接口的物理连通链路。在处理器中设计软件程序，用于驱动总线时序变化，并设计总线接口与HPI接口的时序转换逻辑，在需要动态加载DSP任务时，通过动态重构在FPGA中实现转换逻辑电路；处理器从FLASH中获取DSP运行程序数据，通过持续改变处理器中的软件运行，以驱动总线产生程序数据对应的时序；在程序数据加载完成后，由处理器发送启动指令，实现DSP程序的启动和运行。

【技术实现步骤摘要】

本专利技术涉及一种星载DSP软件任务动态重构电路及重构方法，属于星载DSP任务重构

技术介绍
随着微纳卫星、片上卫星的快速发展，对其电子系统的微小型化、低功耗的需求日趋明显。集成微系统作为扁平化设计的新模式，将信息感知、数据处理、驱动控制等功能单元，采用MCM、SIP、TSV等封装技术，集成在一个芯片大小的封装体内，极大地提升了系统的集成度。DSP作为高性能处理单元，采用修正的哈佛结构和专用的硬件乘法，可以快速实现各种信号处理算法，已被广泛的应用在航天的各个领域。因此，将DSP集成到微系统中将极大提高微系统的处理器能力，将满足各类运算任务的需求。然而，目前的DSP的工作模式主要作为主机单独运行，采用DSP+PROM的系统架构，系统上电时由PROM加载程序数据到DSP的运行空间中，该方法虽然可以满足程序启动，但是只能实现惟一任务的加载。无法在处理器调度下动态加载程序来支撑复杂任务的动态切换要求。目前，已有研究提出DSP作为从处理器，在主控处理器的调度下执行任务的工作模式，以及相应的主控理器+DSP+总线隔离芯片的系统架构。然而，该方式对于微系统而言，由于引入了总线隔离芯片，必然带来系统面积、功耗的增加。同时，较低的总线隔离芯片利用率也降低了系统的功能密度。综上可知，目前已有的板级设计方法，都不能较好的满足微系统中DSP软件任务动态重构的需求。因此，FT-6713的任务如果能够满足动态重构或切换，将极大提升星载电子系统的灵活性。然而，目前的FT-6713的工作机制是采用PROM+FT-6713的模式，FT-6713的任务被初始化在存储器中，系统上电后，对任务进行加载，FT-6713所执行的任务将受到限制，与微纳卫星快速集成、灵活应用的设计理念相悖。
技术实现思路
本专利技术的技术解决问题是：克服现有技术的不足，提供了一种星载DSP软件任务动态重构电路及重构方法，解决了星载DSP芯片动态重构的问题，同时不增加额外芯片和功耗。本专利技术的技术解决方案是：一种星载DSP软件任务动态重构电路，包括：FPGA芯片、DSP芯片、CPU芯片、第一Flash芯片、第一SRAM芯片和第二SRAM芯片；地面站将DSP重构程序上注到CPU芯片中，第一Flash芯片和第一SRAM芯片用于存储上注到CPU芯片的DSP重构程序，CPU芯片从第一SRAM芯片中读取数据，并通过FPGA传输给DSP芯片，从而对DSP芯片进行软件任务动态重构；第二SRAM芯片用于存储DSP重构程序。所述FPGA芯片、DSP芯片、CPU芯片、第一Flash芯片、第一SRAM芯片和第二SRAM芯片均为卫星上的原有芯片。FPGA芯片、DSP芯片、CPU芯片、第一Flash芯片、第一SRAM芯片和第二SRAM芯片均以同一个SIP芯片的形式实现。所述FPGA芯片采用BQ2V1000型号，DSP芯片采用FT-6713型号，CPU芯片采用BM3101型号。一种星载DSP软件任务动态重构方法，步骤如下：(1)地面站生成针对星载DSP芯片的配置文件，即DSP重构程序；(2)令DSP芯片和CPU芯片上电启动，将DSP芯片设置为HPI引导模式；(3)地面站将生成的DSP重构程序上注给CPU芯片，CPU芯片判断所述DSP重构程序的大小，与预设的CPU存储阈值进行比较，如果DSP重构程序的大小超过所述CPU存储阈值，则地面站上注的DSP重构程序同时存入第一Flash芯片和第一SRAM芯片中，否则，地面站上注的DSP重构程序同时存入第一Flash芯片和CPU芯片的内部RAM中；(4)上注的DSP重构程序存储完毕之后，CPU芯片将第一SRAM芯片中的数据发送给FPGA芯片，FPGA芯片与DSP芯片之间实现HPI通信，将DSP重构程序发送给DSP芯片；FPGA芯片判断所述DSP重构程序的大小，与预设的DSP存储阈值进行比较，如果DSP重构程序的大小超过所述DSP存储阈值，则所述DSP重构程序存入第二SRAM芯片中，否则，DSP重构程序直接存入DSP芯片内部RAM中；(5)DSP芯片根据存储在第二SRAM芯片中的DSP重构程序或者存储在DSP芯片内部RAM中的DSP重构程序进行重构操作，重构完成后，FGPA芯片将FPGA芯片与DSP芯片之间的通信管脚置为三态，将FPGA芯片与CPU芯片之间的通信管脚也置为三态。FPGA芯片与DSP芯片之间实现HPI通信具体为：其中，HCNTL1、HCNTL0、HHWIL为DSP芯片的HPI控制管脚，HPIA、HPIC和HPID为DSP芯片内的HPI控制寄存器。本专利技术与现有技术相比的有益效果是：(1)通过实时动态重构提升DSP任务执行的灵活性。可以在轨动态重新注入FT-6713所执行的新任务，而不是通过任务调度机制来增加或减少某个任务。提高了任务重构的范围，减小了传统方法的局限性；(2)利用资源复用的方式实现了总线信号隔离。传统的方法利用总线隔离器件来完成不同总线接口器件的通信，增加了系统的体积和功耗，所隔离信号数量同时受到总线隔离器件接口的限制。本专利技术采用BQ2V1000，在内部实现了灵活的接口转换逻辑。而BQ2V1000是星载电子系统的一部分，本设计进行了复用，既实现了总线的隔离，又降低了系统的体积。(3)通过动态重构的方式进一步降低了系统功耗。采用动态重构技术所实现的配置通路，在非注入状态下，接口设计为高阻态进行总线隔离，内部逻辑恢复初始态，不产生通路电流，在工作状态下，内部逻辑选通，实现配置通路。通过动态切换的模式，实现了低功耗设计。附图说明图1为本专利技术电路结构示意图；图2为本专利技术方法流程图；图3为本专利技术HPI加载软件流程。具体实施方式下面结合附图对本专利技术的具体实施方式进行进一步的详细描述。1系统架构本方法基于资源复用的思路，力争在不增加器件的基础上，实现DSP任务的动态重构。本方法主要利用了系统中集成的FPGA芯片作为构建BM3101处理器和DSPHPI接口的配置通路，并由BM3101处理器中运行的软件程序，驱动BM3101处理器总线时序的变化来实现DSP程序的动态加载和启动。本方法的设计由2部分构成，即硬件配置通路和软件驱动。其系统架构如图1所示。硬件部分，是完成DSP任务重构的物理连接部分。它包括BM3101处理器和FPGA的互联、DSP的HPI接口与FPGA的互联、BM3101处理器与FLASH的互联、BM3101处理器与SDRAM的互联、DSP处理器与SDRAM的本文档来自技高网...

【技术保护点】
一种星载DSP软件任务动态重构电路，其特征在于包括：FPGA芯片、DSP芯片、CPU芯片、第一Flash芯片、第一SRAM芯片和第二SRAM芯片；地面站将DSP重构程序上注到CPU芯片中，第一Flash芯片和第一SRAM芯片用于存储上注到CPU芯片的DSP重构程序，CPU芯片从第一SRAM芯片中读取数据，并通过FPGA传输给DSP芯片，从而对DSP芯片进行软件任务动态重构；第二SRAM芯片用于存储DSP重构程序。

【技术特征摘要】
1.一种星载DSP软件任务动态重构电路，其特征在于包括：FPGA芯片、DSP芯片、CPU芯
片、第一Flash芯片、第一SRAM芯片和第二SRAM芯片；
地面站将DSP重构程序上注到CPU芯片中，第一Flash芯片和第一SRAM芯片用于存储上
注到CPU芯片的DSP重构程序，CPU芯片从第一SRAM芯片中读取数据，并通过FPGA传输给DSP
芯片，从而对DSP芯片进行软件任务动态重构；第二SRAM芯片用于存储DSP重构程序。
2.根据权利要求1所述的一种星载DSP软件任务动态重构电路，其特征在于：所述FPGA
芯片、DSP芯片、CPU芯片、第一Flash芯片、第一SRAM芯片和第二SRAM芯片均为卫星上的原有
芯片。
3.根据权利要求1所述的一种星载DSP软件任务动态重构电路，其特征在于：FPGA芯片、
DSP芯片、CPU芯片、第一Flash芯片、第一SRAM芯片和第二SRAM芯片均以同一个SIP芯片的形
式实现。
4.根据权利要求1所述的一种星载DSP软件任务动态重构电路，其特征在于：所述FPGA
芯片采用BQ2V1000型号，DSP芯片采用FT-6713型号，CPU芯片采用BM3101型号。
5.一种基于权利要求1所动态重构电路实现的动态重构方法，其特征在于步骤如下：
(1)地面站生成针对星载DSP芯片的配置文件，即DSP重构程序；
(2)令DSP芯片和CPU芯片上电启动，将DSP芯片设置为HPI引导模式；
(3)地面站将生...

【专利技术属性】
技术研发人员：陆振林，焦烨，赵元富，兰利东，韩逸飞，赵光忠，
申请(专利权)人：北京时代民芯科技有限公司，北京微电子技术研究所，
类型：发明
国别省市：北京;11