制造半导体器件的方法技术

本发明专利技术提供一种制造半导体器件的方法。提供一种具有提高的可靠性并实现尺寸减小的半导体器件。提供半导体晶片，其包括具有暴露电极焊盘的上表面的开口的第一绝缘构件。随后，在半导体晶片的主表面上形成第二绝缘构件之后，形成另一开口以暴露电极焊盘的上表面。随后，探针与电极焊盘接触，从而将数据写入半导体晶片的主表面处的存储器电路中。在以导电覆盖膜覆盖电极焊盘的上表面之后，形成重配置布线。在Y方向上，直接位于电极焊盘上的重配置布线的宽度等于或小于第一绝缘构件中形成的开口的宽度。

【技术实现步骤摘要】
相关申请的交叉引用将2014年11月7日提交的日本专利申请No.2014-227329的公开内容(包括说明书，附图和摘要)整体并入本文作为参考。
本专利技术涉及一种用于制造半导体器件的技术，且更具体地，涉及一种适用于包括耦合至半导体芯片的电极焊盘的布线的半导体器件的制造的技术。
技术介绍
属于本专利技术的
的晶片加工封装(WPP)或晶片级封装(WLP)的
技术介绍
例如公开于日本未审专利申请公布No.2009-246218，No.2008-021936以及No.2007-157879中。日本未审专利申请公布No.2009-246218(专利文献1)描述了一种半导体器件及其制造方法，其中焊盘提供在半导体芯片上，各个焊盘都具有探针区和耦合区。在半导体器件中，探针标记相对于耦合区存在于位于半导体芯片的外周侧上的探针区中的焊盘处，且重布线形成为从耦合区朝向半导体芯片的中心侧延伸。日本未审专利申请公布No.2008-021936(专利文献2)描述了另一种半导体器件及其制造方法。半导体器件由包括具有线性部和接线柱电极安装部的布线图案的重布线层组成，接线柱电极提供在接线柱电极安装部上，且外部端子安装在接线柱电极的顶表面上。接线柱电极具有其扣状表面，其具有与接线柱电极安装部的上表面的轮廓的至少两个点相交的轮廓。日本未审专利申请公布No.2007-157879(专利文献3)描述了又一种半导体器件及其制造方法，其中电镀下层通过化学镀形成以耦合至端子电极，且耦合至端子电极上的电镀下层的重布线层的至少一部分由电镀层形成。
技术实现思路
近年来，借助半导体器件的增强的功能性以及提高的速度，提供在半导体芯片中的电极焊盘数量倾向于增加。另一方面，通常需要具有减小尺寸的半导体器件，且因此相邻电极焊盘之间的间距(间隔)倾向于减小。在这方面，认为将另一新的布线(重配置布线(relocationwiring)，重布线)耦合至提供在半导体芯片处的电极焊盘是有效的，如上述专利文献1至3中所公开的。但是，本专利技术人已经发现这种方式会致使取决于使用中的半导体芯片的各种问题，即依照确保半导体芯片或产品的可靠性的产品的规格。通过结合附图的本说明书的下述详细说明将使本专利技术的其他问题和新的特征清楚易懂。在根据一个实施例的制造半导体器件的方法中，首先，提供半导体晶片，包括位于其上表面的第一电极焊盘、在平面图中相邻于第一电极焊盘设置的第二电极焊盘、以及第一绝缘构件，所述第一绝缘构件具有暴露第一电极焊盘的上表面的第一开口以及暴露第二电极焊盘的上表面的第二开口。随后，在半导体晶片的第一绝缘构件上形成第二绝缘构件之后，在第二绝缘构件中形成暴露第一电极焊盘的上表面的第三开口以及暴露第二电极焊盘的上表面的第四开口。随后，分别由第一覆盖膜和第二覆盖膜覆盖第一电极焊盘的上表面和第二电极焊盘的上表面。随后，在第一覆盖膜的表面以及第二覆盖膜的表面上分别形成第一布线和第二布线。随后，在用第三绝缘构件覆盖第一覆盖膜的表面、第二覆盖膜的表面以及第一布线和第二布线之后，在第三绝缘构件中形成暴露第一布线的一部分的第五开口以及暴露第二布线的一部分的第六开口。这里，第一电极焊盘和第二电极焊盘在平面图中沿第一方向设置。第一覆盖膜和第二覆盖膜的每一个包括导电材料。第一布线在第一方向上的宽度等于或小于形成在第二绝缘构件中的第三开口的宽度。第二布线在第一方向上的宽度等于或小于形成于第二绝缘构件中的第四开口的宽度。因此，本专利技术的一个实施例可提高半导体器件的可靠性，同时实现半导体器件的尺寸减小。附图说明图1是示出根据本专利技术一个实施例的半导体器件的平面的示意图；图2A是示出覆盖重配置布线和凸块电极的一个实施例中的半导体器件的主要部分的放大平面图(其为穿过绝缘构件(第三绝缘构件)的半透视平面图)；图2B是沿图2A的线A-A截取的主要部分的截面图；图3是示出在根据一个实施例的半导体器件的制造方法中的制造工艺的流程的一个示例的流程图；图4A是示出一个实施例中的半导体晶片的主要部分的平面图；图4B是示出一个实施例中的半导体晶片中的一个半导体芯片的主要部分的放大平面图；图5A和5B分别是示出在用于一个实施例中的半导体器件的制造工艺中获得的半导体器件的主要部分的放大平面图和放大截面图；图6A和6B分别是示出图5A和5B的工艺之后的在用于半导体器件的另一制造工艺中获得的半导体器件的主要部分的放大平面图和放大截面图；图7A和7B分别是示出图6A和6B的工艺之后的在用于半导体器件的另一制造工艺中获得的半导体器件的主要部分的放大平面图和放大截面图；图8A和8B分别是示出图7A和7B的工艺之后的在用于半导体器件的另一制造工艺中获得的半导体器件的主要部分的放大平面图和放大截面图；图9A和9B分别是示出图8A和8B的工艺之后的在用于半导体器件的另一制造工艺中获得的半导体器件的主要部分的放大平面图和放大截面图；图10A和10B分别是示出图9A和9B的工艺之后的在用于半导体器件的另一制造工艺中获得的半导体器件的主要部分的放大平面图和放大截面图；图11A和11B分别是示出图9A和9B的工艺之后的在用于半导体器件的另一制造工艺(具有不同于图10A和10B中所示的结构的另一示例中)中获得的半导体器件的主要部分的放大平面图和放大截面图；图12A和12B分别是示出图10A和10B的工艺之后的在用于半导体器件的另一制造工艺中获得的半导体器件的主要部分的放大平面图和放大截面图；图13A和13B分别是示出图12A和12B的工艺之后的在用于半导体器件的另一制造工艺中获得的半导体器件的主要部分的放大平面图和放大截面图；图14是示出图12A和12B的工艺之后的在半导体器件的制造方法的另一制造工艺中获得的半导体器件的主要部分的截面图；图15是示出在根据第一变形例的半导体器件的制造方法中的制造工艺流程的一个示例的流程图；图16A和16B分别是示出在用于第一变形例中的半导体器件的一个制造工艺中获得的半导体器件的主要部分的放大平面图和放大截面图；图17是示出在根据第二变形例的半导体器件的制造方法中的制造工艺流程的一个示例的流程图；图18是示出第二变形例中的半导体器件的主要部分的截面图；图19是示出在根据第三变形例本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，包括以下步骤：(a)提供半导体晶片，所述半导体晶片包括主表面、形成在所述主表面上方的第一电极焊盘、形成在所述主表面上方并且还在平面图中相邻于所述第一电极焊盘设置的第二电极焊盘、以及第一绝缘构件，所述第一绝缘构件包括暴露所述第一电极焊盘的上表面的第一开口和暴露所述第二电极焊盘的上表面的第二开口；(b)在所述半导体晶片的所述第一绝缘构件上方形成第二绝缘构件之后，在所述第二绝缘构件中形成暴露所述第一电极焊盘的上表面的第三开口和暴露所述第二电极焊盘的上表面的第四开口；(c)分别以第一覆盖膜和第二覆盖膜覆盖所述第一电极焊盘的上表面和所述第二电极焊盘的上表面；(d)分别在所述第一覆盖膜的表面和所述第二覆盖膜的表面上形成第一布线和第二布线；以及(e)在用第三绝缘构件覆盖所述第一覆盖膜的表面、所述第二覆盖膜的表面、所述第一布线和所述第二布线之后，在所述第三绝缘构件中形成暴露所述第一布线的一部分的第五开口和暴露所述第二布线的一部分的第六开口，其中在平面图中，所述第一电极焊盘和所述第二电极焊盘沿第一方向设置，其中所述第一覆盖膜和所述第二覆盖膜的每一个由导电材料构成，其中所述第一布线在所述第一方向上的宽度等于或小于在所述第二绝缘构件中形成的所述第三开口的宽度，并且其中所述第二布线在所述第一方向上的宽度等于或小于在所述第二绝缘构件中形成的所述第四开口的宽度。...

【技术特征摘要】
2014.11.07 JP 2014-2273291.一种制造半导体器件的方法，包括以下步骤：
(a)提供半导体晶片，所述半导体晶片包括主表面、形成在所述
主表面上方的第一电极焊盘、形成在所述主表面上方并且还在平面图
中相邻于所述第一电极焊盘设置的第二电极焊盘、以及第一绝缘构件，
所述第一绝缘构件包括暴露所述第一电极焊盘的上表面的第一开口和
暴露所述第二电极焊盘的上表面的第二开口；
(b)在所述半导体晶片的所述第一绝缘构件上方形成第二绝缘构
件之后，在所述第二绝缘构件中形成暴露所述第一电极焊盘的上表面
的第三开口和暴露所述第二电极焊盘的上表面的第四开口；
(c)分别以第一覆盖膜和第二覆盖膜覆盖所述第一电极焊盘的上
表面和所述第二电极焊盘的上表面；
(d)分别在所述第一覆盖膜的表面和所述第二覆盖膜的表面上形
成第一布线和第二布线；以及
(e)在用第三绝缘构件覆盖所述第一覆盖膜的表面、所述第二覆
盖膜的表面、所述第一布线和所述第二布线之后，在所述第三绝缘构
件中形成暴露所述第一布线的一部分的第五开口和暴露所述第二布线
的一部分的第六开口，
其中在平面图中，所述第一电极焊盘和所述第二电极焊盘沿第一
方向设置，
其中所述第一覆盖膜和所述第二覆盖膜的每一个由导电材料构
成，
其中所述第一布线在所述第一方向上的宽度等于或小于在所述第
二绝缘构件中形成的所述第三开口的宽度，并且
其中所述第二布线在所述第一方向上的宽度等于或小于在所述第
二绝缘构件中形成的所述第四开口的宽度。
2.根据权利要求1所述的制造半导体器件的方法，
其中所述第一电极焊盘和所述第二电极焊盘中的每一个电耦合至

\t形成在所述主表面处的半导体电路，
其中在形成所述第二绝缘构件的步骤中，执行热处理，
其中所述方法还包括以下步骤：
(f)在步骤(b)之后并且步骤(c)之前，使探针与所述第一电
极焊盘和所述第二电极焊盘中的每一个接触，由此将数据写入到所述
半导体电路中包括的存储器电路中。
3.根据权利要求1所述的制造半导体器件的方法，
其中在形成所述第二绝缘构件的步骤中，执行热处理，
其中所述方法还包括以下步骤：
(g)在步骤(c)之后并且步骤(d)之前，使探针与所述第一覆
盖膜和所述第二覆盖膜中的每一个接触，由此将数据写入到所述半导
体电路中包括的存储器电路中。
4.根据权利要求1所述的制造半导体器件的方法，
其中在所述第一绝...

【专利技术属性】
技术研发人员：秋叶俊彦，鴫原宏美，矢岛圭，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP