抗干扰的通讯中继器制造技术

一种抗干扰的通讯中继器，包括通讯信号输入组件、中继组件、通讯信号输出组件和电源组件，所述通讯信号输入组件、中继组件、通讯信号输出组件串联组成，所述中继组件包括CPU、发送中继单元和接收中继单元，所述CPU控制所述发送中继单元和接收中继单元对信息的发送和接收，所述发送中继单元设有光电隔离器，所述发送中继单元和所述接收中继单元使用RS485收发芯片，所述中继组件的基带数据处理由FPGA完成。本实用新型专利技术可通过光电隔离器将外部输入信号中的高频干扰信号过滤掉，此外，通过FPGA处理中继组件的基带数据和正交码扩频进一步加强了该中继器的抗干扰能力。

【技术实现步骤摘要】

本技术涉及信息通讯领域，特别是涉及一种抗干扰的通讯中继器。
技术介绍
随着信息技术的迅猛发展，信息通讯已逐渐融入人们的日常生活中。通过信息通讯技术能够把信息处理能力提升百万甚至千万倍。信息通讯技术发展的同时也对信息通讯的设备和装置提出了更高的要求。通讯中继器作为信息通讯的重要组成部分，能够在通讯结点之间的通讯距离不够时，保证信息的正常通讯。目前的通讯中继器主要由通讯信号输入端、中继端、通讯信号输出端和电源组成，普遍存在抗干扰能力弱的问题，在有噪声环境影响下，会大大影响通讯中继器的信息传输能力。
技术实现思路
鉴于上述状况，有必要提供一种抗干扰的通讯中继器，保证即使在有噪声环境影响的情况下，也能维持稳定的信息通讯。一种抗干扰的通讯中继器，包括通讯信号输入组件、中继组件、通讯信号输出组件和电源组件，所述通讯信号输入组件、中继组件、通讯信号输出组件串联组成，所述中继组件包括CPU、发送中继单元和接收中继单元，所述CPU控制所述发送中继单元和接收中继单元对信息的发送和接收，所述发送中继单元设有光电隔离器，所述发送中继单元和所述接收中继单元使用RS485收发芯片，所述中继组件的基带数据处理由FPGA完成。上述抗干扰的通讯中继器，其中，所述RS485收发芯片包括发送控制端和接收控制端。上述抗干扰的通讯中继器，其中，所述发送控制端和所述接收控制端短接在一起。上述抗干扰的通讯中继器，其中，所述FPGA处理所述中继组件的基带数据时使用扩频技术，扩频方式为正交码扩频。上述抗干扰的通讯中继器，其中，所述电源组件为DC24V电源。本技术提出的抗干扰的通讯中继器，可通过中继组件发送中继单元设置的光电隔离器将外部输入信号中的高频干扰信号过滤掉，此外，通过使用FPGA处理中继组件的基带数据和正交码扩频进一步加强了该中继器的抗干扰能力。附图说明图1为本技术实施例提出的抗干扰的通讯中继器的外形示意图。图2为本技术实施例提出的抗干扰的通讯中继器的结构示意图。图3为图2中中继组件的结构示意图。图4为本技术实施例提出的抗干扰的通讯中继器的电路图。具体实施方式为了便于理解本技术，下面将参照相关附图对本技术进行更全面的描述。附图中给出了本技术的首选实施例。但是，本技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本技术的公开内容更加透彻全面。需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。除非另有定义，本文所使用的所有的技术和科学术语与属于本技术的
的技术人员通常理解的含义相同。本文中在本技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本技术。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。请参阅图1、图2及图3，本技术实施例提出的抗干扰的通讯中继器100，包括通讯信号输入组件110、中继组件120、通讯信号输出组件130和电源组件140，该通讯信号输入组件110、中继组件120和通讯信号输出组件130串联组成，该中继组件120包括CPU121、发送中继单元122和接收中继单元123，该CPU121控制发送中继单元122和接收中继单元123对信息的发送和接收，该发送中继单元122设有光电隔离器1221。该中继组件120的发送中继单元122和接收中继单元123使用RS485收发芯片。该RS485收发芯片包括发送控制端和接收控制端。该发送控制端和所述接收控制端短接在一起。该中继组件120的基带数据处理由FPGA完成。该FPGA处理中继组件的基带数据时使用扩频技术，扩频方式为正交码扩频，正交Gold码加扰，物理帧长125us，扩频增益为8，扰码长为2048chips。采用同步信道连续导频方式，导频符号为全零，每帧2048chips。该电源组件140为DC24V电源。请参阅图3及图4，该通讯中继器100的电路通过光电隔离器1221使信号在加强前后隔离开来，不仅使信号能可靠传输，更加强了系统的抗干扰能力。该RS485收发芯片的发送控制端(DE)和接收控制端(RE)短接在一起，当该RS485收发芯片输入开路，或与终端匹配但没有驱动的情况下，U1和U2将使其接收器输出(R)为高电平，而该端通过光电隔离器1221控制另一端发送接收控制器的公共端，使发送接收控制器均处于接收状态，一旦某一接收端有数据输入，就通过光电隔离器1221控制另一发送接收控制器输出，这样就使得信号传输得以继续。本技术提出的抗干扰的通讯中继器，可通过中继组件发送中继单元设置的光电隔离器将外部输入信号中的高频干扰信号过滤掉，且由于光电隔离器的电源和电路中的电源是隔离的，因此外部电源的波动不会对中继组件的电路产生影响，从而保护电路，此外，通过使用FPGA处理中继组件的基带数据和正交码扩频进一步加强了该中继器的抗干扰能力。以上所述实施例仅表达了本技术的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本技术专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。因此，本技术专利的保护范围应以所附权利要求为准。本文档来自技高网...

【技术保护点】
一种抗干扰的通讯中继器，包括通讯信号输入组件、中继组件、通讯信号输出组件和电源组件，所述通讯信号输入组件、中继组件、通讯信号输出组件串联组成，其特征在于，所述中继组件包括CPU、发送中继单元和接收中继单元，所述CPU控制所述发送中继单元和接收中继单元对信息的发送和接收，所述发送中继单元设有光电隔离器，所述发送中继单元和所述接收中继单元使用RS485收发芯片，所述中继组件的基带数据处理由FPGA完成。

【技术特征摘要】
1.一种抗干扰的通讯中继器，包括通讯信号输入组件、中继组件、通讯信
号输出组件和电源组件，所述通讯信号输入组件、中继组件、通讯信号输出组
件串联组成，其特征在于，所述中继组件包括CPU、发送中继单元和接收中继
单元，所述CPU控制所述发送中继单元和接收中继单元对信息的发送和接收，
所述发送中继单元设有光电隔离器，所述发送中继单元和所述接收中继单元使
用RS485收发芯片，所述中继组件的基带数据处理由FPGA完成。...

【专利技术属性】
技术研发人员：白书华，李素玲，杨海东，王涛，
申请(专利权)人：南昌理工学院，
类型：新型
国别省市：江西;36