一种电流反馈式精确过温保护电路制造技术

本实用新型专利技术公开一种电流反馈式精确过温保护电路，该电路包括一运算放大器OP、第一电阻R0、第二电阻R1、第一NMOS管N0、第二NMOS管N1、第一PMOS管P0、第二PMOS管P1、第三PMOS管P2、第四PMOS管P3、第一NPN三极管Q0、第二NPN三极管Q1、一比较器COMP、第一反相器、第二反相器及第三反相器。本实用新型专利技术通过采用负温度系数器件的电压与基准电压比较，输出过温信号，可减少温度系数依赖器件，即降低温度影响因素及工艺的影响；通过调整相同类型电阻的比例，实现更精确调整热关断温度；本实用新型专利技术采用电流反馈方式，通过调整镜像MOS的宽长比比例，实现可精确调节温度磁滞量。

Current feedback accurate over temperature protection circuit

The utility model discloses a current feedback precise temperature protective circuit, the circuit includes a OP operational amplifier, a first resistor R0, a second resistor R1, the first NMOS pipe, NMOS pipe, N1 N0 second PMOS P0 second PMOS, the first tube tube P1, third PMOS, fourth PMOS P3 P2, the first NPN transistor Q0, second NPN triode Q1, a comparator COMP, the first and second inverters and three inverters. The utility model by comparing the voltage of negative temperature coefficient device and a reference voltage, the output signal can reduce the temperature, temperature coefficient depends on the device, which reduce the influence of temperature influence factors and process of the same type; by adjusting the proportion of the resistance, to achieve a more accurate adjustment of the thermal shutdown temperature; the utility model adopts the current feedback mode, the adjust the width to length ratio of MOS mirror ratio, accurate temperature hysteresis is achieved.

【技术实现步骤摘要】

本技术涉及电子
，特别涉及一种应用于无线充电控制芯片的电流反馈式精确过温保护电路。
技术介绍
随着半导体集成电路技术的不断发展以及半导体工艺的进步，集成电路的集成度越来越高，功耗也越来越大，从而使得芯片局部温度过高，对芯片损坏较大。为使集成电路芯片免受高温的损坏，需要设计专门的过温保护电路。温度超过一定阈值时，过温保护电路输出关断信号，从而使芯片部分或完全停止工作。传统的过温保护电路一般通过电压比较器来实现，通过比较正负温度系数器件的电压，输出过温信号，通过反馈调节电阻压降的方式调节温度磁滞量，这种过温保护电路，同时受正负温度系数器件影响，影响因素多，而且受工艺影响较大，不容易调节到精确的热关断温度及温度磁滞量。
技术实现思路
因此，针对上述的问题，本技术提出一种应用于无线充电控制芯片的电流反馈式精确过温保护电路，该过温保护电路通过采用负温度系数器件的电压与基准电压比较，输出过温信号，可减少温度系数依赖器件，即降低温度影响因素及工艺的影响；通过调整相同类型电阻的比例，实现更精确调整热关断温度；同时本技术采用电流反馈方式，通过调整镜像MOS的宽长比比例，实现可精确调节温度磁滞量。为了解决上述技术问题，本技术所采用的技术方案如下：一种电流反馈式精确过温保护电路，该电路包括一运算放大器OP、第一电阻R0、第二电阻R1、第一NMOS管N0、第二NMOS管N1、第一PMOS管P0、第二PMOS管P1、第三PMOS管P2、第四PMOS管P3、第一NPN三极管Q0、第二NPN三极管Q1、一比较器COMP、第一反相器、第二反相器及第三反相器；运算放大器OP的正输入端连接基准电压Vref，运算放大器OP的负输入端与第一NMOS管N0的源极及第一电阻R0的输入端连接；运算放大器OP的输出端连接第一NMOS管N0的栅极；第一NMOS管N0的漏极与第一PMOS管P0的漏极及栅极连接；第一PMOS管P0的栅极分别与第二PMOS管P1的栅极、第三PMOS管P2的栅极及第四PMOS管P3的栅极连接；第一PMOS管P0的源极与电源电压VDD、第二PMOS管P1的源极、第三PMOS管P2的源极及第四PMOS管P3的源极连接；第一电阻R0的输入端与运算放大器OP的负输入端及第一NMOS管N0的源极连接，第一电阻R0的输出端接地，第一电阻R0的输出端与第二电阻R1的输出端及第二NPN三极管Q1的发射极连接；第二PMOS管P1的栅极与第一PMOS管P0的漏极及栅极、第一NMOS管N0的漏极、第三PMOS管P2的栅极及第四PMOS管P3的栅极连接；第二PMOS管P1的源极与电源电压VDD、第一PMOS管P0的源极、第三PMOS管P2的源极及第四PMOS管P3的源极连接；第二PMOS管P1的漏极作为比较器COMP的正输入端Vinp并与第二电阻R1的输入端及第二NMOS管N1的源极连接；第二电阻R1的输入端与第二PMOS管P1的漏极、第二NMOS管N1的源极及比较器COMP的正输入端Vinp连接，第二电阻R1的输出端与第一电阻R0的输出端及第二NPN三极管Q1的发射极连接，并接地，第三PMOS管P2的栅极与第一PMOS管P0的漏极及栅极、第一NMOS管N0的漏极、第二PMOS管P1的栅极及第四PMOS管P3的栅极连接；第三PMOS管P2的源极与电源电压VDD、第一PMOS管P0的源极、第二PMOS管P1的源极及第四PMOS管P3的源极连接；第三PMOS管P2的漏极与第二NMOS管N1的漏极连接，第二NMOS管N1的栅极与第二反相级的输出端及第三反相器的输入端连接，第二NMOS管N1的源极与第二PMOS管P1的漏极、第二电阻R1的输入端及比较器COMP的正输入端Vinp连接；第四PMOS管P3的栅极与第一PMOS管P0的漏极及栅极、第一NMOS管N0的漏极、第二PMOS管P1的栅极及第三PMOS管P2的栅极连接；第四PMOS管P3的源极与电源电压VDD、第一PMOS管P0的源极、第二PMOS管P1的源极及第三PMOS管P2的源极连接，第四PMOS管P3的漏极与比较器COMP的负输入端Vinn及第一NPN三极管Q0的集电极和基极连接，第一三极管Q0的集电极和基极与第四PMOS管P3的漏极及比较器COMP的负输入端Vinn连接，第一NPN三极管Q0的发射极与第二NPN三极管Q1的集电极和基极连接，第二NPN三极管Q1的发射极与第一电阻R0的输出端及第二电阻R1的输出端连接，并接地，比较器COMP的正输入端Vinp与第二电阻R1的输入端、第二PMOS管P1的漏极及第二NMOS管N1的源极连接，比较器COMP的负输入端Vinn与第一NPN三极管Q0的集电极和基极及第四PMOS管P3的漏极连接，比较器COMP的输出端Vout与第一反相器的输入端连接，第一反相器的输出端与第二反相器的输入端连接，第二反相器的输出端与第二NMOS管N1的栅极及第三反相器的输入端连接，第三反相器的输入端与第二反相器的输出端及第二NMOS管N1的栅极连接，第三反相器的输出端输出TSD。作为优选方式，R0＝R1，也即第一电阻R0和第二电阻R1为相同工艺类型且具有相同温度系数的电阻。作为优选方式，三极管Q0和三极管Q1的基极、发射极电压差为负温度系数，即其随着绝对温度上升，电压绝对值减小。作为优选方式，第一PMOS管P0宽长比与第二PMOS管P1宽长比及第四PMOS管P3宽长比相等，第一PMOS管P0宽长比是第三PMOS管P2宽长比的K倍，其中K为正自然数，设定第n个PMOS管P(n-1)的宽长比为(W/L)P(n-1)，其中n为1，2，3，4；则：(W/L)P0＝(W/L)P1＝K*(W/L)P2＝(W/L)P3。本技术采用上述方案，与现有技术相比，具有如下有益效果：1、通过采用负温度系数器件的电压与基准电压比较，输出过温信号，可减少温度系数依赖器件，即降低温度影响因素及工艺的影响；2、通过调整相同类型电阻的比例，实现更精确调整热关断温度；本技术采用电流反馈方式，通过调整镜像MOS的宽长比比例，实现可精确调节温度磁滞量。附图说明图1为本技术的电流反馈式精确过温保护电路的电路原理图；图2为本技术的实施例的比较器Vout随Vinn变化的输出波形示意图；图3为本技术的实施例的TSD随温度变化的输出波形示意图。具体实施方式现结合附图和具体实施方式对本技术进一步说明。参见图1，本技术的一种应用于无线充电控制芯片的电流反馈式精确过温保护电路，包括一运算放大器OP、第一电阻R0、第二电阻R1、第一NMOS管N0、第二NMOS管N1、第一PMOS管P0、第二PMOS管P1、第三PMOS管P2、第四PMOS管P3、第一NPN三极管Q0、第二NPN三极管Q1、第一比较器COMP、第一反相器、第二反相器及第三反相器。各元器件的连接关系如下：运算放大器OP的正输入端连接基准电压Vref，运算放大器OP的负输入端与第一NMOS管N0的源极及第一电阻R0的输入端连接；运算放大器OP的输出端连接第一NMOS管N0的栅极；第一NMOS管N0的漏极与第一PMOS管P0的漏极及栅极连接；第一PMOS管P0的栅极分别与第二PMOS管本文档来自技高网...

【技术保护点】
一种电流反馈式精确过温保护电路，其特征在于：包括一运算放大器OP、第一电阻R0、第二电阻R1、第一NMOS管N0、第二NMOS管N1、第一PMOS管P0、第二PMOS管P1、第三PMOS管P2、第四PMOS管P3、第一NPN三极管Q0、第二NPN三极管Q1、一比较器COMP、第一反相器、第二反相器及第三反相器；运算放大器OP的正输入端连接基准电压Vref，运算放大器OP的负输入端与第一NMOS管N0的源极及第一电阻R0的输入端连接；运算放大器OP的输出端连接第一NMOS管N0的栅极；第一NMOS管N0的漏极与第一PMOS管P0的漏极及栅极连接；第一PMOS管P0的栅极分别与第二PMOS管P1的栅极、第三PMOS管P2的栅极及第四PMOS管P3的栅极连接；第一PMOS管P0的源极与电源电压VDD、第二PMOS管P1的源极、第三PMOS管P2的源极及第四PMOS管P3的源极连接；第一电阻R0的输入端与运算放大器OP的负输入端及第一NMOS管N0的源极连接，第一电阻R0的输出端接地，第一电阻R0的输出端与第二电阻R1的输出端及第二NPN三极管Q1的发射极连接；第二PMOS管P1的栅极与第一PMOS管P0的漏极及栅极、第一NMOS管N0的漏极、第三PMOS管P2的栅极及第四PMOS管P3的栅极连接；第二PMOS管P1的源极与电源电压VDD、第一PMOS管P0的源极、第三PMOS管P2的源极及第四PMOS管P3的源极连接；第二PMOS管P1的漏极作为比较器COMP的正输入端Vinp并与第二电阻R1的输入端及第二NMOS管N1的源极连接；第二电阻R1的输入端与第二PMOS管P1的漏极、第二NMOS管N1的源极及比较器COMP的正输入端Vinp连接，第二电阻R1的输出端与第一电阻R0的输出端及第二NPN三极管Q1的发射极连接，并接地，第三PMOS管P2的栅极与第一PMOS管P0的漏极及栅极、第一NMOS管N0的漏极、第二PMOS管P1的栅极及第四PMOS管P3的栅极连接；第三PMOS管P2的源极与电源电压VDD、第一PMOS管P0的源极、第二PMOS管P1的源极及第四PMOS管P3的源极连接；第三PMOS管P2的漏极与第二NMOS管N1的漏极连接，第二NMOS管N1的栅极与第二反相级的输出端及第三反相器的输入端连接，第二NMOS管N1的源极与第二PMOS管P1的漏极、第二电阻R1的输入端及比较器COMP的正输入端Vinp连接；第四PMOS管P3的栅极与第一PMOS管P0的漏极及栅极、第一NMOS管N0的漏极、第二PMOS管P1的栅极及第三PMOS管P2的栅极连接；第四PMOS管P3的源极与电源电压VDD、第一PMOS管P0的源极、第二PMOS管P1的源极及第三PMOS管P2的源极连接，第四PMOS管P3的漏极与比较器COMP的负输入端Vinn及第一NPN三极管Q0的集电极和基极连接，第一三极管Q0的集电极和基极与第四PMOS管P3的漏极及比较器COMP的负输入端Vinn连接，第一NPN三极管Q0的发射极与第二NPN三极管Q1的集电极和基极连接，第二NPN三极管Q1的发射极与第一电阻R0的输出端及第二电阻R1的输出端连接，并接地，比较器COMP的正输入端Vinp与第二电阻R1的输入端、第二PMOS管P1的漏极及第二NMOS管N1的源极连接，比较器COMP的负输入端Vinn与第一NPN三极管Q0的集电极和基极及第四PMOS管P3的漏极连接，比较器COMP的输出端Vout与第一反相器的输入端连接，第一反相器的输出端与第二反相器的输入端连接，第二反相器的输出端与第二NMOS管N1的栅极及第三反相器的输入端连接，第三反相器的输入端与第二反相器的输出端及第二NMOS管N1的栅极连接，第三反相器的输出端输出TSD。...

【技术特征摘要】
1.一种电流反馈式精确过温保护电路，其特征在于：包括一运算放大器OP、第一电阻R0、第二电阻R1、第一NMOS管N0、第二NMOS管N1、第一PMOS管P0、第二PMOS管P1、第三PMOS管P2、第四PMOS管P3、第一NPN三极管Q0、第二NPN三极管Q1、一比较器COMP、第一反相器、第二反相器及第三反相器；运算放大器OP的正输入端连接基准电压Vref，运算放大器OP的负输入端与第一NMOS管N0的源极及第一电阻R0的输入端连接；运算放大器OP的输出端连接第一NMOS管N0的栅极；第一NMOS管N0的漏极与第一PMOS管P0的漏极及栅极连接；第一PMOS管P0的栅极分别与第二PMOS管P1的栅极、第三PMOS管P2的栅极及第四PMOS管P3的栅极连接；第一PMOS管P0的源极与电源电压VDD、第二PMOS管P1的源极、第三PMOS管P2的源极及第四PMOS管P3的源极连接；第一电阻R0的输入端与运算放大器OP的负输入端及第一NMOS管N0的源极连接，第一电阻R0的输出端接地，第一电阻R0的输出端与第二电阻R1的输出端及第二NPN三极管Q1的发射极连接；第二PMOS管P1的栅极与第一PMOS管P0的漏极及栅极、第一NMOS管N0的漏极、第三PMOS管P2的栅极及第四PMOS管P3的栅极连接；第二PMOS管P1的源极与电源电压VDD、第一PMOS管P0的源极、第三PMOS管P2的源极及第四PMOS管P3的源极连接；第二PMOS管P1的漏极作为比较器COMP的正输入端Vinp并与第二电阻R1的输入端及第二NMOS管N1的源极连接；第二电阻R1的输入端与第二PMOS管P1的漏极、第二NMOS管N1的源极及比较器COMP的正输入端Vinp连接，第二电阻R1的输出端与第一电阻R0的输出端及第二NPN三极管Q1的发射极连接，并接地，第三PMOS管P2的栅极与第一PMOS管P0的漏极及栅极、第一NMOS管N0的漏极、第二PMOS
\t管P1的栅极及第四PMOS管P3的栅极连接；第三PMOS管P2的源极与电源电压VDD、第一PMOS管P0的源极、第二PMOS管P1的源极及第四PMOS管P3的源极连接；第三PMOS管P2的漏极与第二NMOS管N1的漏极连接，第...

【专利技术属性】
技术研发人员：杨瑞聪，林桂江，廖建平，刘玉山，任连峰，沈滨旭，杨凤炳，
申请(专利权)人：厦门新页微电子技术有限公司，
类型：新型
国别省市：福建;35