半导体结构的形成方法技术

一种半导体结构的形成方法，包括：提供衬底；在所述衬底表面形成第一介质层；在第一介质层的部分表面形成阻挡层；在所述第一介质层和阻挡层表面形成第二介质层；刻蚀所述第二介质层直至暴露出部分阻挡层表面，在第二介质层内形成延伸开口；刻蚀所述延伸开口底部暴露出的第二介质层和第一介质层，直至暴露出衬底表面为止，在所述第一介质层内形成第一通孔；在所述第一通孔和延伸开口内形成第一导电插塞；在所述第一导电插塞和第二介质层表面形成第一导电层。所形成的半导体结构电性能稳定、可靠性提高。

Method for forming semiconductor structure

Method includes forming a semiconductor structure includes providing a substrate; forming a first dielectric layer on the surface of the substrate; forming a barrier layer on the part surface of the first dielectric layer; the first dielectric layer and the barrier layer formed on the surface of the second dielectric layer; etching the second dielectric layer to expose part of the barrier layer surface. The extension opening formed on the second dielectric layer; etching the exposed opening extending at the bottom of the second dielectric layer and the first dielectric layer to expose the surface of the substrate, forming a first through hole in the first dielectric layer; in the first through hole and extending the opening forming a first conductive plug; the first conductive the conductive layer is formed on the first plug and the second surface of the dielectric layer. The semiconductor structure is stable and reliable.

【技术实现步骤摘要】

本专利技术涉及半导体制造
，尤其涉及一种半导体结构的形成方法。
技术介绍
在半导体制造工艺中，后段工艺(BEOL，Back-EndOfLine)用于在形成各类器件结构之后，形成实现器件结构之间电互连的金属互连结构。所述金属互连结构包括导电插塞以及位于导电插塞顶部的电互连线。其中，导电插塞常用于在上下两层导电层之间进行电互连，所述电互连线用于与半导体器件共同构成电路结构。图1和图2是一种金属互连结构的结构示意图，图2是图1的俯视结构示意图，图1是图2沿AA’方向的剖面结构示意图，包括：衬底100；位于衬底100表面的介质层101；位于所述介质层101内的导电插塞102；位于所述导电插塞102顶部表面和介质层101表面的互连线103。然而，随着半导体技术的不断进步，半导体工艺节点的缩小、集成度的提高已成为发展趋势，半导体器件的特征尺寸(CD，CriticalDimension)不断缩小，而且器件密度不断提高，使得形成金属互连结构的工艺也受到了挑战，容易导致所述导电插塞与互连线之间的接触不良，导致所形成的集成电路可靠性下降。
技术实现思路
本专利技术解决的问题是提供一种半导体结构的形成方法，所形成的半导体结构电性能稳定、可靠性提高。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底表面形成第一介质层；在第一介质层的部分表面形成阻挡层；在所述第一介质层和阻挡层表面形成第二介质层；刻蚀所述第二介质层直至暴露出部分阻挡层表面，在第二介质层内形成延伸开口；刻蚀所述延伸开口底部暴露出的第二介质层和第一介质层，直至暴露出衬底表面为止，在所述第一介质层内形成第一通孔；在所述第一通孔和延伸开口内形成第一导电插塞；在所述第一导电插塞和第二介质层表面形成第一导电层。可选的，所述阻挡层的材料与所述第一介质层或所述第二介质层的材料不同。可选的，所述阻挡层的材料为氮化硅、金属或金属氧化物。可选的，所述阻挡层的形成步骤包括：在所述第一介质层表面形成阻挡膜；在所述阻挡膜表面形成第一图形化层，所述第一图形化层暴露出部分阻挡膜表面；以所述第一图形化层为掩膜，刻蚀所述阻挡膜直至暴露出第一介质层表面为止，形成所述阻挡层。可选的，刻蚀所述阻挡膜的工艺为干法刻蚀工艺或湿法刻蚀工艺。可选的，在所述第一介质层和第二介质层内形成第二通孔；在所述第二通孔内形成第二导电插塞；在所述第二导电插塞和第二介质层表面形成第二导电层。可选的，所述第一导电层投影于第二介质层表面的图形为第一条形；所述第二导电层投影于第二介质层表面的图形为第二条形，所述第一条形的宽度大于第二条形的宽度。可选的，还包括：在形成所述第一导电层和第二导电层之前，在所述第一导电插塞、第二导电插塞和第二介质层表面形成第三介质层；所述第一导电层和第二导电层形成于所述第三介质层内。可选的，所述第三介质层、第一导电层和第二导电层的形成工艺包括：在所述第一导电插塞、第二导电插塞和第一介质层表面形成第三介质膜；刻蚀所述第三介质膜直至暴露出第一导电插塞和第二导电插塞的顶部表面为止，形成第三介质层，且所述第三介质层内具有暴露出所述第一导电插塞顶部的第一沟槽、以及暴露出所述第二导电插塞顶部的第二沟槽；在所述第一沟槽内形成第一导电层；在所述第二沟槽内形成第二导电层。可选的，所述第一沟槽和第二沟槽的侧壁相对于衬底表面倾斜，所述第一沟槽的底部尺寸大于顶部尺寸，所述第二沟槽的底部尺寸大于顶部尺寸，所述第一沟槽侧壁与第二介质层表面的锐角夹角、小于所述第二沟槽侧壁与第二介质层表面的锐角夹角。可选的，所述第一沟槽的底部暴露出部分第一导电插塞的顶部表面。可选的，所述第一导电层和第二导电层的形成步骤包括：在所述第三介质层表面以及所述第一沟槽和第二沟槽内形成填充满所述第一沟槽和第二沟槽的导电膜；平坦化所述导电膜直至暴露出第三介质层表面为止，在第一沟槽内形成第一导电层，在第二沟槽内形成第二导电层。可选的，所述延伸开口和第一通孔的形成步骤包括：在所述第二介质层表面形成第二图形化层，所述第二图形化层暴露出部分第二介质层表面；以所述第二图形化层为掩膜，刻蚀所述第二介质层直至暴露出部分阻挡层为止，形成所述延伸开口；以所述暴露出的部分阻挡层和第二图形化层为掩膜，刻蚀暴露出的第二介质层和第一介质层，直至暴露出衬底表面为止，形成所述第一通孔。可选的，所述衬底内具有隔离结构，相邻隔离结构之间的衬底形成有源区。可选的，所述第一导电插塞位于所述有源区表面；所述延伸开口投影于衬底表面的图形部分位于所述隔离结构表面。可选的，还包括：在形成所述第一介质层之前，在所述衬底表面形成半导体器件；在所述半导体器件表面形成停止层；在所述停止层表面形成所述第一介质层，所述停止层的材料与第一介质层的材料不同。可选的，所述阻挡层的材料与所述停止层的材料相同。可选的，所述第一介质层的表面高于或齐平于所述半导体器件的顶部表面。可选的，所述第一介质层的厚度为10埃～500埃。可选的，所述衬底表面还具有电接触层，所述第一通孔底部暴露出所述电接触层表面；所述电接触层采用金属硅化工艺形成。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术的形成方法中，在形成第一介质层之后，在所述第一介质层的部分表面形成阻挡层，在所述第一介质层和阻挡层表面形成第二介质层。通过刻蚀所述第二介质层直至暴露出部分阻挡层和部分第一介质层，能够形成延伸开口，通过刻蚀所述延伸开口底部暴露出的第二介质层和第一介质层，能够形成第一通孔，因此，所形成的第一通孔的顶部尺寸小于所述延伸开口投影于第一介质层表面的尺寸。由于所述第一通孔和延伸开口共同用于形成第一导电插塞，且所述延伸开口位于所述第一通孔顶部，因此，所形成的第一导电插塞的顶部尺寸大于底部尺寸。当后续在所述第二介质层表面和第一导电插塞顶部表面形成第一导电层之后，所述第一导电层与所述第一导电插塞顶部的接触面积较大，有利于减小所述第一导电层与第一导电插塞之间的接触电阻，使所述第一导电层与第一导电插塞之间的电连接性能更为稳定。因此，所形成的半导体结构的可靠性提高。进一步，所述衬底内具有隔离结构，相邻隔离结构之间的衬底形成有源区；所述第一导电插塞位于所述有源区表面；所述延伸开口投影于衬底表面的图形部分位于所述隔离结构内。由于所述延伸开口的尺寸大于所述第一通孔的尺寸，因此，即使所述延伸开口本文档来自技高网...

【技术保护点】
一种半导体结构的形成方法，其特征在于，包括：提供衬底；在所述衬底表面形成第一介质层；在第一介质层的部分表面形成阻挡层；在所述第一介质层和阻挡层表面形成第二介质层；刻蚀所述第二介质层直至暴露出部分阻挡层表面，在第二介质层内形成延伸开口；刻蚀所述延伸开口底部暴露出的第二介质层和第一介质层，直至暴露出衬底表面为止，在所述第一介质层内形成第一通孔；在所述第一通孔和延伸开口内形成第一导电插塞；在所述第一导电插塞和第二介质层表面形成第一导电层。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底表面形成第一介质层；
在第一介质层的部分表面形成阻挡层；
在所述第一介质层和阻挡层表面形成第二介质层；
刻蚀所述第二介质层直至暴露出部分阻挡层表面，在第二介质层内形成
延伸开口；
刻蚀所述延伸开口底部暴露出的第二介质层和第一介质层，直至暴露出
衬底表面为止，在所述第一介质层内形成第一通孔；
在所述第一通孔和延伸开口内形成第一导电插塞；
在所述第一导电插塞和第二介质层表面形成第一导电层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述阻挡层的
材料与所述第一介质层或所述第二介质层的材料不同。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述阻挡层的
材料为氮化硅、金属或金属氧化物。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述阻挡层的
形成步骤包括：在所述第一介质层表面形成阻挡膜；在所述阻挡膜表面形
成第一图形化层，所述第一图形化层暴露出部分阻挡膜表面；以所述第一
图形化层为掩膜，刻蚀所述阻挡膜直至暴露出第一介质层表面为止，形成
所述阻挡层。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，刻蚀所述阻挡
膜的工艺为干法刻蚀工艺或湿法刻蚀工艺。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述第一介
质层和第二介质层内形成第二通孔；在所述第二通孔内形成第二导电插塞；
在所述第二导电插塞和第二介质层表面形成第二导电层。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述第一导电

\t层投影于第二介质层表面的图形为第一条形；所述第二导电层投影于第二
介质层表面的图形为第二条形，所述第一条形的宽度大于第二条形的宽度。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，还包括：在形
成所述第一导电层和第二导电层之前，在所述第一导电插塞、第二导电插
塞和第二介质层表面形成第三介质层；所述第一导电层和第二导电层形成
于所述第三介质层内。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第三介质
层、第一导电层和第二导电层的形成工艺包括：在所述第一导电插塞、第
二导电插塞和第一介质层表面形成第三介质膜；刻蚀所述第三介质膜直至
暴露出第一导电插塞和第二导电插塞的顶部表面为止，形成第三介质层，
且所述第三介质层内具有暴露出所述第一导电插塞顶部的第一沟槽、以及
暴露出所述第二导电插塞顶部的第二沟槽；在所述第一沟槽内形成第一导
电层；在所述第二沟槽内...

【专利技术属性】
技术研发人员：何其暘，黄敬勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31