高密度线性电容器制造技术

技术编号:15086937 阅读:20 留言:0更新日期:2017-04-07 16:47
一种用于制造电容器结构的方法包括在半导体基板上制造多晶硅结构(PO)。该方法进一步包括在半导体基板上制造M1至扩散(MD)互连。该多晶硅结构被设置在具有MD互连的交织布局中。该方法还包括选择性地连接MD互连的交织式布局和/或多晶硅结构作为电容器结构。

【技术实现步骤摘要】
【国外来华专利技术】相关申请的交叉引用本公开要求于2013年11月20日提交的题为“HIGHDENSITYLINEARCAPACITOR(高密度线性电容器)”的美国临时专利申请No.61/906,834的权益,其公开内容通过援引全部明确纳入于此。背景
本公开的诸方面涉及半导体器件,并且尤其涉及半导体结构中的电容器。
技术介绍
在混频信号/射频(RF)电路中,期望具有增大的密度的线性电容器以减少面积。可使用金属电容器,诸如旋转式金属-氧化物-金属(RTMOM)和叉指金属-氧化物-金属(FMOM)。然而,其密度比非线性的金属-氧化物-半导体(MOS)电容器低得多。概述一种用于制造电容器结构的方法包括在半导体基板上制造多晶硅结构。该方法进一步包括在半导体基板上制造M1至扩散(MD)互连。多晶硅结构被置于具有MD互连的交织式布局中。该方法还包括选择性地连接MD互连的交织式布局和/或多晶硅结构作为电容器结构。一种电容器结构包括半导体基板上的多晶硅结构。该结构还包括半导体基板上的M1至扩散(MD)互连。多晶硅结构被置于具有MD互连的交织式布局中。MD互连和/或多晶硅结构被选择性地在交织式布局中连接作为电容器结构。一种电容器结构包括半导体基板上的多晶硅结构。该电容器结构包括用于将导电层互连至半导体基板上的氧化物扩散区域的装置。多晶硅结构被置于具有互连装置的交织式布局中。多晶硅结构和/或互连装置被>选择性地在交织式布局中连接作为电容器结构。这已较宽泛地勾勒出本公开的特征和技术优势以便下面的详细描述可以被更好地理解。本公开的附加特征和优点将在下文描述。本领域技术人员应该领会,本公开可容易地被用作修改或设计用于实施与本公开相同的目的的其他结构的基础。本领域技术人员还应认识到,这样的等效构造并不脱离所附权利要求中所阐述的本公开的教导。被认为是本公开的特性的新颖特征在其组织和操作方法两方面连同进一步的目的和优点在结合附图来考虑以下描述时将被更好地理解。然而,要清楚理解的是,提供每一幅附图均仅用于解说和描述目的,且无意作为对本公开的限定的定义。附图简述为了更全面地理解本公开,现在结合附图参阅以下描述。图1解说了根据本公开的一方面的FinFET结构。图2解说了根据本公开的一方面的电容器结构。图3解说了根据本公开的另一方面的电容器结构。图4是解说根据本公开的一方面的用于制造电容器结构的方法的过程流程图。图5是示出其中可有利地采用本公开的配置的示例性无线通信系统的框图。图6是解说根据一种配置的用于半导体组件的电路、布局、以及逻辑设计的设计工作站的框图。详细描述以下结合附图阐述的详细描述旨在作为各种配置的描述,而无意表示可实践本文中所描述的概念的仅有的配置。本详细描述包括具体细节以便提供对各种概念的透彻理解。然而,对于本领域技术人员将显而易见的是,没有这些具体细节也可实践这些概念。在一些实例中,以框图形式示出众所周知的结构和组件以避免湮没此类概念。如本文所述的,术语“和/或”的使用旨在代表“可兼性或”,而术语“或”的使用旨在代表“排他性或”。电容器是在集成电路中用于存储电荷的无源元件。通常使用板之间具有绝缘材料的导电板或导电结构来制造电容器。给定电容器的存储量或电容量取决于用于制造板和绝缘体的材料、板的面积、以及板之间的间距。绝缘材料通常是电介质材料。电容器能消耗半导体芯片上的大面积,因为许多设计在芯片的基板上放置电容器。该办法占据大量的基板面积,这减少了有源器件的可用面积。另一办法是创建垂直结构,这可被称为垂直平行板(VPP)电容器。VPP电容器结构可通过在芯片上堆叠金属层来创建。然而,VPP结构具有较低的电容存储,或较低的“密度”,因为这些结构不存储大量的电荷。互连和通孔层导电迹线在尺寸上是非常小的。VPP结构中的互连和通孔层导电迹线之间的间距由设计规则来限制,这通常导致大面积以达成此类结构的某个期望电容。尽管被描述为“垂直”,但这些结构可使用半导体制造工艺而处于基本上垂直于基板表面的任何方向上,或在基本上不平行于基板的其他角度。半导体制造工艺通常被分为三个部分:前端制程(FEOL)、中间制程(MOL)和后端制程(BEOL)。前端制程工艺包括晶片制备、隔离、阱形成、栅极图案化、间隔物、和掺杂植入。中间制程包括栅极和端子触点形成。然而,中间制程的栅极和端子触点形成是制造流程的日益具有挑战性的部分,特别是对于光刻图案化来说。后端制程包括形成互连和电介质层以用于耦合至FEOL器件。这些互连可使用通过等离子体增强型化学气相沉积(PECVD)所沉积的层间电介质(ILD)材料、用双镶嵌工艺来制造。最近,用于电路系统的互连级的数量已经由于现在在现代微处理器中互连的大量晶体管而显著增加。用于支持增加数量的晶体管的互连级的增加数量涉及更复杂的中间制程以执行栅极和端子触点形成。具体地,光刻的进步已经将集成电路芯片上的线间距减小至小于二十(20)纳米。使用这些减小的线间距增加了用于电容的可用面积,因为相同材料体积中可放置更多的电荷存储线。进一步,如本公开的一个方面中所述,使用中间制程互连结构允许改善的电容器结构。如本文所述,中间制程互连层可指代用于将集成电路的第一导电层(例如,金属1(M1))连接至氧化物扩散(OD)层以及用于将集成电路的M1连接至有源器件的导电互连。用于将集成电路的M1连接至OD层的中间制程互连层可被称为“MD1”和“MD2”,本文统称为“MD互连”。用于将集成电路的M1连接至多晶硅栅极的中间制程互连层可被称为“MP”或“MP互连”。本公开的一个方面描述了用于使用FinET技术来构造线性电容器的方法。在一种配置中,通过使用M1至扩散(MD)互连和多晶硅结构两者来增加线性电容器的电容密度。本公开的一个方面描述了在MD互连之间具有浮置的多晶硅结构的MD-MD电容器。该MD-MD电容器具有比RTMOM/FMOM结构更高的密度,并且还可具有更高的电压容限和Q因子。本公开的另一方面描述了可具有甚至比本公开的MD-MD电容器更高密度、但可能具有较低的电压容限和较低的Q因子的MD-多晶硅电容器。本公开的这些方面在布局设计约束内利用MD互连和多晶硅结构,而同时满足针对减小的线间距(<20纳米)的较高密度规范。在本公开中,术语多晶硅旨在描述任何类型的栅本文档来自技高网...

【技术保护点】
一种用于制造电容器结构的方法,包括:在半导体基板上制造多个多晶硅结构;在所述半导体基板上制造多个M1至扩散(MD)互连,其中所述多个多晶硅结构被置于具有所述多个MD互连的交织式布局中;以及选择性地连接所述多个MD互连的所述交织式布局和/或所述多个多晶硅结构作为所述电容器结构。

【技术特征摘要】
【国外来华专利技术】2013.11.20 US 61/906,834;2014.04.29 US 14/264,6201.一种用于制造电容器结构的方法,包括:
在半导体基板上制造多个多晶硅结构;
在所述半导体基板上制造多个M1至扩散(MD)互连,其中所述多个多
晶硅结构被置于具有所述多个MD互连的交织式布局中;以及
选择性地连接所述多个MD互连的所述交织式布局和/或所述多个多晶硅
结构作为所述电容器结构。
2.如权利要求1所述的方法,其特征在于,所述多个多晶硅结构在浮置电
势处。
3.如权利要求2所述的方法,其特征在于,所述多个MD互连中的每隔一
个互连被电耦合为所述电容器结构的第一端子。
4.如权利要求1所述的方法,其特征在于,所述多个MD互连被电耦合
为所述电容器结构的第一端子,并且所述多个多晶硅结构被电耦合为所述电容
器结构的第二端子。
5.如权利要求1所述的方法,其特征在于,所述多个多晶硅结构和所述多
个MD互连直接在所述半导体基板的浅沟槽隔离(STI)区域上。
6.如权利要求1所述的方法,其特征在于,进一步包括与制造所述电容器
结构并行地制造FinFET器件。
7.如权利要求6所述的方法,其特征在于,所述多个多晶硅结构的子集包
括栅极触点。
8.如权利要求1所述的方法,其特征在于,所述电容器结构被集成到移动
电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手
持式个人通信系统(PCS)单元、便携式数据单元、和/或位置固定的数据单元
中。
9.一种电容器结构,包括:
半导体基板上的多个多晶硅结构;以及
所述半导体基板上的多个M1至扩散(MD)互连,所述多个多晶硅结构
被置于具有所述多个MD互连的交织式布局中,其中所述多个MD互连和/或

\t所述多个多晶硅结构被选择性地在所述交织式布局中连接作为所述电容器结
构。
10.如权利要求9所述的电容器结构,其特征在于,所述MD互连在浮
置电势处。
11.如权利要求9所述的电容器结构,其特征在于,所述多晶硅结构是
所述电容器结构的板。
12.如权利要求9所述的电容器结构,其特征在于,所述多个MD互连
中的每隔一个互连被电耦合为所述电容器结构的第一端子。
13.如权利要求9所述的电容器结构,其特征在于,所述多个MD互连

【专利技术属性】
技术研发人员:B·S·李S·S·巴扎加尼L·戴
申请(专利权)人:高通股份有限公司
类型:发明
国别省市:美国;US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1