电阻式存储器件及其制造方法技术

公开了一种半导体集成电路器件及其制造方法。电阻式存储器件包括：下电极；阻变层，其形成在下电极上的电阻变化区域中；上电极，其形成在阻变层上；以及插入层，其配置成允许从上电极到下电极形成的阻变层的复位电流路径在垂直于或平行于下电极的表面的方向上旁通。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求2014年11月26日提交的韩国专利申请第10-2014-0166605号的优先权，其全部内容通过引用并入本文中。
本专利技术构思涉及一种半导体集成电路器件，尤其涉及一种电阻式存储器件及其制造方法。
技术介绍
随着IT技术的飞速发展，亟需具有超高速、大容量等的下一代存储器件，其适用于以无线方式处理大容量信息的移动信息通信系统和设备。下一代存储器件要求一般快闪存储器件的非易失性特性、静态随机存取存储器(SRAM)的高速操作特性、以及动态RAM(DRAM)的高集成度。此外，下一代存储器件需要具有更低的功耗。已经研究了将具有良好功耗、良好数据保存及写入/读取特性的器件与一般存储器件的比较，所述一般存储器件诸如铁电RAM(FRAM)、磁性RAM(MRAM)、相变RAM(PCRAM)、或纳米浮栅存储器。在下一代存储器件之中，PCRAM具有简单的结构、可以低成本制造、以及以高速操作。因此，PCRAM正积极用作下一代半导体存储器件。PCRAM包括相变层，其具有根据所施加电流而产生的热量来改变的结晶态。由锗(Ge)、锑(Sb)及碲(Te)组成的硫族化合物Ge-Sb-Te(GST)已主要用作应用于现有PCRAM的相变层。诸如GST的相变层的结晶态通过根据所施加电流的强度和施加时间所产生的热量来改变。相变层在非晶态下具有高电阻率，而在结晶态下具有低电阻率。因此，相变层可用作存储器件的数据储存媒介。相变层从非晶态到结晶态的相变由于其结晶特性而相对容易，然而将相变层从结晶态相变为非晶态需要大量电流。正在努力减少现有PCRAM中的复位电流。
技术实现思路
根据一个实施例，提供一种电阻式存储器件。所述电阻式存储器件可包括：阻变层，其用作主电流路径；以及插入层，其在复位模式下用作旁路电流路径。插入层可具有如下电阻值，所述电阻值小于非晶态的阻变层的电阻值，而大于结晶态的阻变层的电阻值。根据一个实施例，提供一种电阻式存储器件。所述电阻式存储器件可包括：下电极；阻变层，其形成在下电极之上并用作主电流路径；上电极，其形成在阻变层之上；以及插入层，其在上电极与下电极之间用作旁路电流路径。插入层包括：垂直插入层，其在垂直于下电极的上表面的方向上延伸；水平插入层，其在平行于下电极的上表面的方向上延伸；或包括以上两者。根据一个实施例，提供一种制造电阻式存储器件的方法。所述方法可包括：形成下电极；在下电极之上形成包括插入层的可变电阻结构；以及在可变电阻结构之上形成上电极。插入层在复位模式下形成旁路电流路径，且旁路电流路径在垂直于下电极的上表面的方向上延伸、在平行于下电极的上表面的方向上延伸、或在以上两个方向上延伸。这些和其他特征、方面及实施例在以下标题为“具体实施方式“的部分中进行说明。附图说明本专利技术公开内容的主题的上述和其他方面、特征及其他优点将结合附图从以下详细描述中更清楚理解，其中：图1为说明根据一个实施例的电阻式存储器件的示意截面图；图2为说明图1的电阻式存储器件到非晶态的相变中的电流流动的截面图；图3为说明根据一个实施例的电阻式存储器件的示意截面图；图4为说明图3的电阻式存储器件到非晶态的相变中的电流流动的截面图；图5为说明根据一个实施例的电阻式存储器件的示意截面图；图6为说明图5的电阻式存储器件到非晶态的相变中的电流流动的截面图；图7为说明根据一个实施例的电阻式存储器件的示意截面图；图8为说明图7的电阻式存储器件到非晶态的相变中的电流流动的截面图；图9为说明根据一个实施例的电阻式存储器件的示意截面图；图10为说明图9的电阻式存储器件到非晶态的相变中的电流流动的截面图；图11为说明根据一个实施例的电阻式存储器件的示意截面图；图12为说明图11的电阻式存储器件到非晶态的相变中的电流流动的截面图；图13为说明根据一个实施例的电阻式存储器件的示意截面图；图14为说明图13的电阻式存储器件到非晶态的相变中的电流流动的截面图；图15为说明根据一个实施例的电阻式存储器件的示意截面图；图16为说明图15的电阻式存储器件在阻变层部分地转换为非晶态的状态下的结构的截面图；图17A为说明图16的电阻式存储器件的电流流动的截面图。图17B为图17A所示的电阻式存储器件的等效电路图；图18为说明图15的电阻式存储器件在阻变层完全地转换为非晶态的状态下的结构的截面图；图19A为说明图18的电阻式存储器件的电流流动的截面图；图19B为图19A所示的电阻式存储器件的等效电路图；图20为说明根据一个实施例的阻变存储器单元中的电阻分布和复位模式下的电阻变化的图；图21为说明根据另一个实施例的阻变存储器单元中的电阻分布和复位模式下的电阻变化的图；图22为说明根据一个实施例的阻变存储器单元的等效电路图；图23至图26为说明根据一个实施例的制造电阻式存储器件的方法的截面图；图27至图35为说明根据一个实施例的制造电阻式存储器件的方法的截面图；以及图36为说明根据一个实施例的电阻式存储器件的立体图。具体实施方式在下文中，将参考附图对示例性实施例进行详细描述。在本文中结合截面图来描述示例性实施例，所述截面图是示例性实施例(以及中间结构)的示意性图示。照此，可以想象到由于例如制造技术和/或公差而带来的在图示形状上的变化。因此，不应将示例性实施例解释为局限于本文所示的各区域的特定形状，而是可以包括例如由制造产生的形状上的偏差。在附图中，可能对各层和区域的长度和尺寸进行放大，以便于说明。附图中的相似附图标记指代相似的元件。还要理解的是，当一层被称为在另一层或衬底“上”时，其可以是直接位于所述另一层或衬底上，或者也可以存在中间层。在本文中结合截面图和/或平面图来描述本专利技术构思，所述截面图和/或平面图是本专利技术构思的示例性实施例的示意性图示。然而，不应将所描述的本专利技术构思的实施例解释为对本专利技术构思进行限制。虽然将示出和描述本专利技术构思的若干实施例，但是本领域技术人员将理解的是，在不脱离本专利技术构思的原理和精神的情况下，可以在这些示例性实施例中进行修改。参照图1和图2，阻变存储器单元可包括下电极110，其形成在基底层(未示出)上。基底层可为包括开关器件(未示出)的层或包括开关器件(未示出)的半导体衬底。具有至少一条电流路径的阻变层120可形成在下电极110上。举例来说，电阻变化区域，即相变区域(“PC”)，可配置成产生平行于或垂直于下电极110的上表面或阻变层120的上表面的至少一条电流路径I1。电阻变化区域PC可包括阻变层120和形成在阻变层120中的插入层125。插入层125可具有特定宽度，并且可形成在阻变层120中以具有插塞形状。在本实施例中，当从阻变层120的上表面测量时，插入层125的厚度、即插入层125的垂直长度可小于阻变层120。对于电阻式RAM(ReRAM)、PCRAM的硫族化物层、MRAM的磁性层、自旋转移力矩磁阻RAM(STTMRAM)的磁化反转器件层、或聚合物RAM(PoRAM)的聚合物层，阻变层120可包括例如PCMO(Pr1-xCaxMnO3)层，其中x为从约0.05至约0.95的数(PCMO的化学计量的例子包括但不限于Pr0.7Ca0.3MnO3、Pr0.5Ca0.5MnO3及Pr0.67Ca0.33MnO3)。插本文档来自技高网...

【技术保护点】
一种半导体集成电路器件，包括：阻变层，其用作主电流路径；以及插入层，其在复位模式下用作旁路电流路径，并且其中，所述插入层具有如下电阻值，所述电阻值小于所述阻变层在非晶态下的电阻值、而大于所述阻变层在结晶态下的电阻值。

【技术特征摘要】
2014.11.26 KR 10-2014-01666051.一种半导体集成电路器件，包括：阻变层，其用作主电流路径；以及插入层，其在复位模式下用作旁路电流路径，并且其中，所述插入层具有如下电阻值，所述电阻值小于所述阻变层在非晶态下的电阻值、而大于所述阻变层在结晶态下的电阻值。2.如权利要求1所述的半导体集成电路器件，其中，所述插入层形成在所述阻变层中，并且在垂直于所述阻变层的上表面的方向上延伸。3.如权利要求2所述的半导体集成电路器件，其中，当从所述阻变层的上表面测量时，所述插入层的深度小于所述阻变层的厚度。4.如权利要求2所述的半导体集成电路器件，其中，所述插入层穿过所述阻变层。5.如权利要求1所述的半导体集成电路器件，其中，所述插入层包围所述阻变层。6.如权利要求1所述的半导体集成电路器件，其中，所述插入层形成在所述阻变层中，并且在大体上平行于所述阻变层的上表面的方向上延伸。7.如权利要求1所述的半导体集成电路器件，其中，所述旁路电流路径包括：垂直路径，其在垂直于所...

【专利技术属性】
技术研发人员：吴东妍，禹昌秀，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR