具有金属屏蔽层的集成电路和图像感测器件以及相关制造方法技术

一种集成电路包括第一半导体器件、第二半导体器件和金属屏蔽层。第一半导体器件包括第一衬底和第一多层结构，第一衬底支持第一多层结构。第二半导体器件包括第二衬底和第二多层结构，第二衬底支持第二多层结构。金属屏蔽层设置在第一多层结构和第二多层结构之间，其中，金属屏蔽层电连接至第二半导体器件。本发明专利技术还提供了具有金属屏蔽层的集成电路和图像感测器件以及相关制造方法。

Integrated circuit with metal shielding layer, image sensing device, and method of manufacturing the same

An integrated circuit includes a first semiconductor device, a second semiconductor device, and a metal shielding layer. The first semiconductor device includes a first substrate and a first multilayer structure. The second semiconductor device includes a second substrate and a second multilayer structure, and the second substrate supports a multilayer structure. The metal shielding layer is arranged between the first multilayer structure and the second multilayer structure, wherein, the metal shielding layer is electrically connected to the second semiconductor device. The invention also provides an integrated circuit with a metal shielding layer, an image sensing device and a manufacturing method thereof.

【技术实现步骤摘要】
相关申请的交叉参考本申请要求于2015年2月17日提交的标题为“INTEGRATEDCIRCUITANDIMAGESENSINGDEVICEHAVINGMETALSHIELDINGLAYERANDRELATEDFABRICATINGMETHOD”的第62/117,050号临时申请的优先权，其内容结合于此作为参考。
本专利技术一般地涉及半导体
，更具体地，涉及集成电路及其形成方法。
技术介绍
互补金属氧化物半导体(CMOS)图像传感器(CIS)通常被用于感测电子摄像机和数码相机中的图像。对于包括两个堆叠晶圆的三维(3D)CMOS图像传感器来说，第一晶圆可以被配置为感测入射光，并且第二晶圆可以被配置为处理由第一晶圆所生成的电信号。3DCMOS图像传感器的一个挑战在于如何消散图像传感器内生成的热量，因为过量的热量会对图像传感器产生不利影响。例如，当操作温度超过临界阈值温度时，会发生图像传感器的故障。另一个挑战是如何使图像传感器中的光屏蔽金属内或上所累积的静态电荷释放/放电。累积的静电电荷会引起静电放电(ESD)，从而会损害图像传感器中的集成电路(IC)器件。
技术实现思路
为了解决现有技术中所存在的缺陷，根据本专利技术的一方面，提供了一种集成电路，包括：第一半导体器件，包括第一衬底和第一多层结构，所述第一衬底支持所述第一多层结构；第二半导体器件，包括第二衬底和第二多层结构，所述第二衬底支持所述第二多层结构；以及金属屏蔽层，设置在所述第一多层结构和所述第二多层结构之间，并且电连接至所述第二半导体器件。根据本专利技术的另一方面，提供了一种制造集成电路的方法，所述方法包括：形成第一衬底；在所述第一衬底上方形成第一多层结构以形成第一半导体器件；形成第二衬底；在所述第二衬底上方形成第二多层结构以形成第二半导体器件；在所述第一多层结构和所述第二多层结构之间形成金属屏蔽层；以及将所述金属屏蔽层电连接至所述第二半导体器件。根据本专利技术的又一方面，提供了一种光感测器件，包括：第一半导体器件，包括第一衬底和第一多层结构，所述第一衬底支持所述第一多层结构，并且所述第一半导体器件用于将入射光转换为电信号；第二半导体器件，包括第二衬底和第二多层结构，所述第二衬底支持所述第二多层结构，并且所述第二半导体器件用于接收所述电信号；以及金属屏蔽层，设置在所述第一多层结构和所述第二多层结构之间，并且电连接至所述第二半导体器件。附图说明在附图以及以下说明书中阐述了本专利技术的一个或多个实施例的具体细节。通过说明书、附图以及权利要求可以理解本专利技术的其他特征和优点。图1是根据一些实施例的集成电路的截面图。图2是根据一些实施例的集成电路的截面图。图3是根据一些实施例的集成电路的截面图。图4是示出根据一些实施例的包括多个导电通孔的第一导电通孔的顶视图。图5是示出根据一些实施例的包括多个导电通孔的第一导电通孔的顶视图。图6是示出根据一些实施例的3DCMOS图像传感器的部分半导体结构的截面图的真实照片。图7是根据一些实施例的制造集成电路的方法的流程图。图8是根据一些实施例的在制造工艺期间所形成的第一衬底的截面图。图9是根据一些实施例的在制造工艺期间所形成的第一多层结构的截面图。图10是根据一些实施例的在制造工艺期间所形成的第二衬底的截面图。图11是根据一些实施例的在制造工艺期间所形成的第二多层结构的截面图。图12是根据一些实施例的在制造工艺期间形成的具有多个凹口的第二多层结构的截面图。图13是根据一些实施例的在制造工艺期间形成的第一导电通孔和金属屏蔽层的截面图。图14是根据一些实施例的在制造工艺期间形成的氧化物层的截面图。各个附图中相同的参考标号表示相同元件。具体实施方式以下公开内容提供了许多不同的用于实施本专利技术主题的不同特征的实施例或实例。以下描述部件或配置的具体实例以简化本专利技术。当然，这些仅仅是实例而不用于限制。例如，在以下的描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件被形成为直接接触的实施例，并且也可以包括可以在第一部件和第二部件形成附件部件使得第一部件和第二部分没有直接接触的实施例。此外，本专利技术可以在各个实例中重复参考标号和/或字母。这些重复是为了简化和清楚，其本身并不表示所讨论的各个实施例和/或结构之间的关系。以下详细讨论实施例的制造和使用。然而，应该理解，本专利技术提供了许多可在各种具体情况下实现的可应用专利技术概念。所讨论的具体实施例仅仅是制造和使用本专利技术的具体方式的说明而不用于限制本专利技术的范围。此外，为了易于描述，可以使用空间相对术语(诸如“在…下方”、“之下”、“上方”、“上部”、“下部”、“左”、“右”等)以描述图中所示一个元件或部件与另一个元件或部件的关系。除图中所示的定向之外，空间相对术语还包括使用或操作中设备的不同定向。装置可以以其他方式定向(旋转90度或处于其他定向)，本文所使用的空间相对描述符可因此进行类似的解释。应该理解，当元件被表示为“连接至”或“耦合至”另一元件时，其可以直接连接或耦合至其他元件，或者可以存在中间元件。在本专利技术中，公开了三维(3D)集成电路。3D集成电路可以包括3D互补金属氧化物半导体(CMOS)图像传感器(CIS)。然而，当期望类似效果时，本专利技术的概念还可以应用于其他3D集成电路或3D半导体器件。图1是根据一些实施例的集成电路100的截面图。集成电路100示出了光感测器件的部分半导体结构。在一个实施例中，光感测器件用作3DCMOS图像传感器。3DCMOS图像传感器包括相互接合的两个晶圆。接合的晶圆包括被配置为感测入射光的第一晶圆(例如，上部晶圆)以及被配置为处理由第一晶圆所生成的电信号的第二晶圆(例如，下部晶圆)。参照图1，集成电路100包括第一半导体器件102、第二半导体器件104、金属屏蔽层106和氧化物层108。为了说明，在上部晶圆的部分截面中示出第一半导体器件102，并且在下部晶圆的部分截面中示出第二半导体器件104。第一半导体器件102包括第一衬底1022和形成在第一衬底1022上方的第一多层结构1024。在一个实施例中，第一衬底1022包括被配置为支持第一多层结构1024的硅衬底。此外，第一衬底1022可以包括形成于其中的专用集成电路(ASIC)(未示出)。ASIC可以包括被配置为将入射光转换为电信号的各种电子部件(例如，光电二极管)。应该理解，在第一衬底1022中也可以包括或含有其他部件或器件。为了简化，在第一衬底1022中仅示出了掺杂阱区域1022a，并且在图1中省略了第一衬底1022的详细结构。阱区域1022可以表示第一衬底1022中的光电二极管。第一多层结构1024包括通过多个金属层限定的堆叠结构，其中通过多个介电层(即，所谓的层间介电层(ILD))隔离多个金属层。金属线形成在多个金属层中，并且其他部件(诸如导电通孔和/或接触件)可形成在多个介电层中以电连接不同金属层中的金属线。第一多层结构1024可以被配置为后端制程，以传输第一衬底1022的电信号。在该实施例中，在图1中仅示出了多个金属膜1024a、1024b和1024c，并且为了简化省略了其他部件。金属膜1024a和1024b可以形成在多个金属层的顶部金属层(即本文档来自技高网...

【技术保护点】
一种集成电路，包括：第一半导体器件，包括第一衬底和第一多层结构，所述第一衬底支持所述第一多层结构；第二半导体器件，包括第二衬底和第二多层结构，所述第二衬底支持所述第二多层结构；以及金属屏蔽层，设置在所述第一多层结构和所述第二多层结构之间，并且电连接至所述第二半导体器件。

【技术特征摘要】
2015.02.17 US 62/117,050;2015.09.15 US 14/854,7151.一种集成电路，包括：第一半导体器件，包括第一衬底和第一多层结构，所述第一衬底支持所述第一多层结构；第二半导体器件，包括第二衬底和第二多层结构，所述第二衬底支持所述第二多层结构；以及金属屏蔽层，设置在所述第一多层结构和所述第二多层结构之间，并且电连接至所述第二半导体器件。2.根据权利要求1所述的集成电路，其中，所述金属屏蔽层电连接至所述集成电路的所述第二衬底或输入/输出(I/O)端口。3.根据权利要求1所述的集成电路，其中，所述第二多层结构包括第一金属层，并且所述集成电路还包括：第一导电通孔，具有电连接至所述金属屏蔽层的第一端和电连接至所述第一金属膜的第二端。4.根据权利要求3所述的集成电路，其中，所述第一金属膜是所述第二半导体器件的顶部金属部分，并且所述第一导电通孔设置在所述顶部金属部分和所述金属屏蔽层之间的介电层中。5.根据权利要求3所述的集成电路，其中，所述第一导电通孔设置在与所述金属屏蔽层相邻的第一层中，并且所述第一金属膜设置在与所述第一层相邻的第二层中。6.根据权利要求3所述的集成电路，...

【专利技术属性】
技术研发人员：蔡宗翰，郑允玮，周俊豪，李国政，许永隆，陈信吉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71