半导体结构及其形成方法技术

本发明专利技术提供一种半导体结构及其形成方法，所述半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底包括有源区和浅沟槽隔离结构，所述半导体衬底表面形成有栅极结构和位于所述栅极结构侧壁的侧墙，所述栅极结构和侧墙覆盖部分有源区和浅沟槽隔离结构表面；在未被栅极结构和侧墙覆盖的浅沟槽隔离结构表面形成第一保护层；对所述第一保护层进行改性处理，使得第一保护层完全转变为第二保护层。所述第二保护层保护浅沟槽隔离结构中的氧化硅材料不被湿法清洗工艺所腐蚀，进一步地避免暴露栅介质层，从而保护栅介质层不被腐蚀和消耗，避免了半导体器件失效。

Semiconductor structure and method of forming the same

The present invention provides a semiconductor structure and a method of forming method includes forming the semiconductor structure includes providing a semiconductor substrate, the semiconductor substrate including an active region and a shallow trench isolation structure, the surface of the semiconductor substrate forming a gate structure and the gate structure is located in the side wall of the side wall of the gate structure and the side wall covering the surface part of the active region and the shallow trench isolation structure; a first protective layer is formed in a shallow trench isolation structure surface is not gate structure and side wall covering; on the first protective layer is modified, so that the protective layer is completely transformed into the second protective layer. The second protective layer to protect the shallow trench isolation structure of silicon oxide material is not wet cleaning corrosion process, to avoid exposing the gate dielectric layer, thereby protecting the gate dielectric layer is free of corrosion and consumption, to avoid the failure of semiconductor devices.

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，特别是涉及一种半导体结构及其形成方法。
技术介绍
随着集成电路制造技术的快速发展，半导体器件的技术节点在不断减小，器件的几何尺寸也遵循摩尔定律不断缩小。当半导体器件尺寸减小到一定程度时，由半导体器件接近物理极限所带来的各种问题相继出现。在半导体器件制造领域，最具挑战性的难题是如何解决器件可靠性下降的问题，这种现象主要是由传统栅介质层厚度不断减小所造成的。现有技术提供的方法以高k栅介质材料代替传统的栅介质材料，同时采用金属栅极替代多晶硅栅极，可以有效提高半导体器件的可靠性，优化电学性能。现有技术提供了一种具有金属栅极的半导体器件制造方法，包括：提供半导体衬底，在所述衬底上形成有包括高k材料和金属材料的栅介质层；形成位于栅介质层上的栅极层；形成覆盖所述栅介质层和栅极层的层间介质层；以所述栅极层为停止层，对所述层间介质层进行化学机械抛光；去除所述栅极层，形成沟槽；在所述沟槽中填充满金属，形成金属栅极。尽管包括高k材料及金属材料的栅介质层和金属栅极的引入能够改善半导体器件的电学性能，但是在实际应用中发现，由于器件几何尺寸的不断缩小，制造工艺较复杂且难以稳定控制，容易导致器件失效。
技术实现思路
本专利技术解决的问题是通过在未被栅极结构和侧墙覆盖的浅沟槽隔离结构表面形成第二保护层，避免浅沟槽隔离结构中的氧化硅材料被湿法清洗工艺腐蚀，即保护位于浅沟槽隔离结构上的部分侧墙下方的氧化硅材料不被腐蚀，更进一步地避免暴露栅介质层，从而保护栅介质层不被腐蚀和消耗，避免了半导体器件失效。为解决上述问题，本专利技术提供了一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底包括有源区和浅沟槽隔离结构，所述半导体衬底表面形成有栅极结构和位于所述栅极结构侧壁的侧墙，所述栅极结构和侧墙覆盖部分有源区和浅沟槽隔离结构表面；在未被栅极结构和侧墙覆盖的浅沟槽隔离结构表面形成第一保护层；对所述第一保护层进行改性处理，使得第一保护层完全转变为第二保护层。可选的，所述第一保护层为无定型硅，第一保护层的厚度为可选的，形成所述第一保护层的工艺为选择性外延生长。可选的，所述选择性外延生长的温度为400℃～900℃，气压为3Torr～40Torr，用于反应形成无定型硅的前驱气体包括硅源气体SiH4和Si2H6中的一种或几种，所述前驱气体的流量为20sccm～200sccm，反应还包括了选择性刻蚀气体HCl，所述刻蚀气体HCl的流量为50sccm～500sccm，所述选择性外延生长采用H2作为稀释气体，所述H2的稀释气体流量为5slm～50slm。可选的，所述第二保护层为氮化硅，第二保护层的厚度为可选的，所述对第一保护层进行改性处理形成第二保护层的工艺为等离子体改性处理。可选的，所述等离子体改性处理适于将第一保护层氮化，且不影响浅沟槽隔离结构、有源区、侧墙和栅极结构。可选的，所述等离子体改性处理采用射频放电等离子体、微波等离子体或者解耦合等离子体。可选的，所述射频放电等离子体的等离子体改性处理，采用N2和He的混合气体作为反应气体，混合气体的压力为1Torr～20Torr，混合气体中N的原子百分比浓度为1×1014atoms/cm3～5×1016atoms/cm3，射频功率为50W～2000W，偏压为0V～50V，温度为30℃～50℃，工艺时间为2分钟～20分钟。可选的，所述半导体衬底为硅衬底、锗衬底或绝缘体上硅衬底，所述浅沟槽隔离结构材料为氧化硅。可选的，所述栅极结构包括位于半导体衬底表面的栅介质层、位于所述栅介质层表面的栅极层和位于所述栅极层表面的掩模层，所述栅介质层包括位于半导体衬底表面的介质层和位于所述介质层表面的金属层。可选的，所述介质层包括位于半导体衬底表面的第一介质层和位于所述第一介质层表面的第二介质层，所述第一介质层为厚度的SiO2或者SiON，所述第二介质层为厚度的HfO2、HfON、ZrO2或者ZrON，所述金属层为厚度的Ti、TiN、TaN、Ta、TaC或者TaSiN。可选的，所述栅极结构横跨有源区及浅沟槽隔离结构的交界线。本专利技术还提供了一种半导体结构，包括：半导体衬底，所述半导体衬底包括有源区和浅沟槽隔离结构，在所述半导体衬底表面形成有栅极结构和位于所述栅极结构侧壁的侧墙；位于未被栅极结构和侧墙覆盖的浅沟槽隔离结构表面的第二保护层。可选的，所述第二保护层为氮化硅，保护层的厚度为可选的，所述半导体衬底为硅衬底、锗衬底或绝缘体上硅衬底，所述浅沟槽隔离结构材料为氧化硅。可选的，所述栅极结构包括位于半导体衬底表面的栅介质层、位于所述栅介质层表面的栅极层和位于所述栅极层表面的掩模层，所述栅介质层包括位于半导体衬底表面的介质层和位于所述介质层表面的金属层。可选的，所述介质层包括位于半导体衬底表面的第一介质层和位于所述第一介质层表面的第二介质层，所述第一介质层为厚度的SiO2或者SiON，所述第二介质层为厚度的HfO2、HfON、ZrO2或者ZrON，所述金属层为厚度的Ti、TiN、TaN、Ta、TaC或者TaSiN。可选的，所述栅极结构横跨有源区及浅沟槽隔离结构的交界线。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术提供一种半导体结构形成方法，通过在未被栅极结构和侧墙覆盖的浅沟槽隔离结构表面形成第二保护层，避免浅沟槽隔离结构中的氧化硅材料被湿法清洗工艺腐蚀，即保护位于浅沟槽隔离结构上的部分侧墙下方的氧化硅材料不被腐蚀，更进一步地避免暴露栅介质层，从而保护栅介质层不被腐蚀和消耗，避免了半导体器件失效。进一步地，所述第二保护层的材料为氮化硅，不会对临近的有源区造成影响。本专利技术提供一种半导体结构，包括半导体衬底和在未被栅极结构和侧墙覆盖的浅沟槽隔离结构表面的保护层，所述保护层能够避免浅沟槽隔离结构中的氧化硅材料被湿法清洗工艺腐蚀，即保护了位于浅沟槽隔离结构上的部分侧墙下方的氧化硅材料不被腐蚀，更进一步地避免暴露栅介质层，从而保护栅介质层不被腐蚀和消耗，避免了半导体器件失效。附图说明图1至图3为本专利技术一实施例的半导体结构示意图；图4至图7为本专利技术另一实施例的半导体结构示意图；图8至图13为本专利技术再一实施例的半导体结构及其形成方法示意图。具体实施方式由
技术介绍
可知，在现有技术中，在具有金属栅极的半导体器件制造中，制造工艺较复杂且难以稳定控制，容易导致器件失效。为了进一步说明，本专利技术提本文档来自技高网...

【技术保护点】
一种半导体结构的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底包括有源区和浅沟槽隔离结构，所述半导体衬底表面形成有栅极结构和位于所述栅极结构侧壁的侧墙，所述栅极结构和侧墙覆盖部分有源区和浅沟槽隔离结构表面；在未被栅极结构和侧墙覆盖的浅沟槽隔离结构表面形成第一保护层；对所述第一保护层进行改性处理，使得第一保护层完全转变为第二保护层。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括有源区和浅沟槽隔离结构，所述半
导体衬底表面形成有栅极结构和位于所述栅极结构侧壁的侧墙，所述栅极结
构和侧墙覆盖部分有源区和浅沟槽隔离结构表面；
在未被栅极结构和侧墙覆盖的浅沟槽隔离结构表面形成第一保护层；
对所述第一保护层进行改性处理，使得第一保护层完全转变为第二保护层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一保护
层为无定型硅，第一保护层的厚度为3.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述第一
保护层的工艺为选择性外延生长。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述选择性外
延生长的温度为400℃～900℃，气压为3Torr～40Torr，用于反应形成无定型
硅的前驱气体包括硅源气体SiH4和Si2H6中的一种或几种，所述前驱气体
的流量为20sccm～200sccm，反应还包括了选择性刻蚀气体HCl，所述刻蚀
气体HCl的流量为50sccm～500sccm，所述选择性外延生长采用H2作为稀
释气体，所述H2的稀释气体流量为5slm～50slm。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二保护
层为氮化硅，第二保护层的厚度为6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述对第一保
护层进行改性处理形成第二保护层的工艺为等离子体改性处理。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述等离子体
改性处理适于将第一保护层氮化，且不影响浅沟槽隔离结构、有源区、侧
墙和栅极结构。
8.如权利要求6所述的半导体结构的形成方法，其特征在于，所述等离子体
改性处理采用射频放电等离子体、微波等离子体或者解耦合等离子体。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述射频放电
等离子体的等离子体改性处理，采用N2和He的混合气体作为反应气体，

\t混合气体的压力为1Torr～20Torr，混合气体中N的原子百分比浓度为1×
1014atoms/cm3～5×1016atoms/cm3，射频功率为50W～2000W，偏压为
0V～50V，温度为30℃～50℃，工艺时间为2分钟～20分钟。
10.如权利要求...

【专利技术属性】
技术研发人员：何永根，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31