A memory cell that identifies a read noise during a programming cycle, and an increase in the amount of programming for a noise memory cell in comparison with a noise free cell. The read noise is indicated by lowering the threshold voltage of the cell when the unit is repeatedly read. In one method, when the unit passes the first verification test and undergoes one or more additional verification tests, the unit enters a temporary locked state. The data is stored on the basis of one or more additional verification tests to identify the unit as a noise or noise free unit. Alternatively, at the end of the programming cycle, the unit is subjected to one or more additional verification tests. In the subsequent programming cycle, the use of more stringent verification conditions for the noise unit programming. Alternatively, a noise unit is maintained in the erase state.
【技术实现步骤摘要】
【国外来华专利技术】
技术介绍
本技术涉及非易失性存储器。在各种电子设备中使用半导体存储器设备已变得日益普遍。例如,在蜂窝电话、数字摄影机、个人数字助理、移动计算设备、非移动计算设备以及其他设备中使用非易失性半导体存储器。电可擦除可编程只读存储器(EEPROM)和闪存存储器属于最普遍的非易失性半导体存储器。在这样的存储器设备中,在二维(2D)NAND配置中,存储器单元可以包括位于半导体衬底中的沟道区之上并且与该沟道区绝缘的浮栅。该浮栅位于源极区与漏极区之间。控制栅设置在浮栅之上并且与浮栅绝缘。由此形成的晶体管的阈值电压(Vth)由浮栅上所保留的电荷量来控制。也就是说,由浮栅上的电荷电平来控制在晶体管被接通之前必须施加给控制栅的用于允许该晶体管的源极与漏极之间进行传导的最小电压量。存储器单元可以具有浮栅,该浮栅用于存储两个或更多个范围的电荷,其中,每个范围表示一个数据状态。此外,已经提出了使用由交替的导电层和介电层的阵列形成的3D堆叠式存储器结构的超高密度存储设备。一个示例是位成本可扩展(BiCS)架构。在这些层中钻有存储器孔,以及通过使用适当的材料填充存储器孔来形成NAND串。直的NAND串在一个存储器孔中延伸,而管状或U形NAND串(P-BiCS)包括存储器单元的一对竖直列,所述竖直列在两个存储器孔中延伸并且通过底部背栅而被接合。存储器单元的控制栅由导电层提供。需要用于准确地对存储器设备进行编程的技术。附图说明图1是使用单 ...
【技术保护点】
一种用于在存储器设备中进行编程的方法,包括:在编程轮回中执行一个或更多个编程‑验证迭代(PV),通过所述一个或更多个编程‑验证迭代对存储器单元的集合(205)中的两个或更多个存储器单元(210,211)进行编程,直至所述两个或更多个存储器单元通过第一验证测试为止,所述两个或更多个存储器单元具有共同目标数据状态;针对所述两个或更多个存储器单元执行一个或更多个附加验证测试;基于所述一个或更多个附加验证测试的结果,确定所述两个或更多个存储器单元包括有噪声存储器单元(210)和无噪声存储器单元(211);以及存储将所述有噪声存储器单元标识为有噪声以及将所述无噪声存储器单元标识为无噪声的数据。
【技术特征摘要】
【国外来华专利技术】2013.10.15 US 14/053,8661.一种用于在存储器设备中进行编程的方法,包括:
在编程轮回中执行一个或更多个编程-验证迭代(PV),通过所述一个或更多个编程-验
证迭代对存储器单元的集合(205)中的两个或更多个存储器单元(210,211)进行编程,直至
所述两个或更多个存储器单元通过第一验证测试为止,所述两个或更多个存储器单元具有
共同目标数据状态;
针对所述两个或更多个存储器单元执行一个或更多个附加验证测试;
基于所述一个或更多个附加验证测试的结果,确定所述两个或更多个存储器单元包括
有噪声存储器单元(210)和无噪声存储器单元(211);以及
存储将所述有噪声存储器单元标识为有噪声以及将所述无噪声存储器单元标识为无
噪声的数据。
2.根据权利要求1所述的方法,其中,
所述两个或更多个存储器单元在所述编程轮回的最后的编程-验证迭代之后经受所述
一个或更多个附加验证测试。
3.根据权利要求1或2所述的方法,还包括:
响应于所述两个或更多个存储器单元通过所述第一验证测试,在所述编程轮回中执行
将所述两个或更多个存储器单元暂时地锁定以防止编程的一个或更多个编程-验证迭代,
在所述两个或更多个存储器单元被暂时地锁定以防止编程的同时,所述两个或更多个存储
器单元经受所述一个或更多个附加验证测试。
4.根据权利要求1至3中任一项所述的方法,还包括:
随后,响应于数据,执行对所述有噪声单元的附加编程,而不执行对所述无噪声单元的
附加编程。
5.根据权利要求1至4中任一项所述的方法,其中,所述编程轮回处于一个编程操作中,
所述方法还包括:
在后续编程操作期间,响应于数据,对所述存储器单元的集合进行编程,使得所述有噪
声存储器单元保持于擦除状态。
6.根据权利要求1至5中任一项所述的方法,其中,所述编程轮回是多轮回编程操作中
的一个编程轮回,所述方法还包括:
在所述多轮回编程操作中的后续编程轮回期间,响应于数据,针对所述有噪声存储器
单元比针对所述无噪声存储器单元使用更高严格程度来执行包括验证测试的一个或更多
个编程-验证迭代。
7.根据权利要求6所述的方法,其中,
针对所述有噪声存储器单元的验证测试的严格程度是所述目标数据状态的函数。
8.根据权利要求6或7所述的方法,其中,
根据所述更高严格程度,针对所述有噪声存储器单元的验证电压(VvA_noisy,VvB_
noisy,VvC_noisy)高于针对所述无噪声存储器单元的验证电压(VvA,VvB,VvC)。
9.根据权利要求6至8中任一项所述的方法,其中,
根据所述更高严格程度,针对所述有噪声存储器单元的感测时间(t_noisy)长于针对
所述无噪声存储器单元的感测时间(t_non_noisy),或者...
【专利技术属性】
技术研发人员:迪潘舒·杜塔,大和田宪,佐野源毅,东谷政昭,
申请(专利权)人:桑迪士克技术有限公司,
类型:发明
国别省市:美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。