一种多阵元声纳信号采集电路制造技术

本发明专利技术涉及一种多阵元声纳信号采集电路，包括：信号调理电路，输入端连接换能器，输出端连接A/D转换电路；A/D转换电路，输入端连接信号调理电路，输出端连接信号锁存电路；信号锁存电路，输入端连接A/D转换电路，输出端连接FPGA电路和DSP检测电路；FPGA电路，输入端连接数据传输总线，输出端连接DSP检测电路、A/D转换电路和数据上传电路；DSP检测电路，输入端连接数据传输总线和FPGA电路；数据上传电路，输入端连接FPGA电路，输出端连接仪器舱内的并行数据处理部分。本发明专利技术的优点体现在：减少了偶次谐波的产生，消除了系统共模噪声；可滤除高频噪声；采集精度高、动态范围大；电路结构合理，成本低；适合点对点长距离通信且传输速率快。

【技术实现步骤摘要】

本专利技术涉及水下开发
，具体涉及一种多阵元声纳信号采集电路。
技术介绍
随着海洋开发和水下探测需求的日益增加，高分辨率剖面声纳的研究越来越受到重视。但是，现有技术中的剖面声纳的缺点在于，分辨率不足，系统共模噪声、高频噪声影响大、精度低、传输距离短、成本过高。
技术实现思路
本专利技术的目的是针对现有技术中的不足，提供一种高精度、低噪声影响、传输距离长的多阵元声纳信号采集电路。为实现上述目的，本专利技术公开了如下技术方案：一种多阵元声纳信号采集电路，包括信号调理电路、A/D转换电路、信号锁存电路、FPGA电路、DSP检测电路和数据上传电路：信号调理电路，输入端连接换能器，输出端连接A/D转换电路，对换能器接收到的模拟信号进行放大和滤波，并应A/D转换器要求完成对输入模拟单端信号的1倍增益差分转换；A/D转换电路，输入端连接信号调理电路，输出端连接信号锁存电路，将滤波后的模拟信号经A/D转换器量化为12位数字信号；信号锁存电路，输入端连接A/D转换电路，输出端连接FPGA电路和DSP检测电路，将采集到的18路信号同时锁存到各自的触发器中，触发器的输出口复用一套数据传输总线，通过对各路触发器的时序控制，将触发器内锁存的数据按照一定时序顺次读出；FPGA电路，输入端连接数据传输总线，输出端连接DSP检测电路、A/D转换电路和数据上传电路，完成对前端ADC、锁存器的时序逻辑控制，以及对采集到的数据进行数据缓冲、符号扩展和数据打包功能，并通过数据上传电路的时序控制将数据输出；DSP检测电路，输入端连接数据传输总线和FPGA电路，利用CCS的在线调试功能对验证ADC的数据转换功能的实现并对采集到的数据进行校验；数据上传电路，输入端连接FPGA电路，输出端连接仪器舱内的并行数据处理部分，完成与水下信号处理单元的DSP并行处理板的数据通信功能。进一步的，所述A/D转换电路转换后的数据通过同一套数据传输总线上传的数据传输方式，即完成18通道ADC同步采集数据，经锁存器缓冲后分时传递给FPGA电路或DSP检测电路。进一步的，所述信号处理电路包括信号放大电路以及单端信号转差分信号电路：信号放大电路，包括两级放大电路，第一级放大电路采用同相放大，第二季放大电路采用反相放大；第一级放大电路和第二级放大电路均为10倍放大；单端信号转差分信号电路，选用双运放OPA2822作为电路的放大器，同向输出端采用的是电压跟随电路，反向输出端采用的是增益为1的反向放大电路。进一步的，在差分信号的两个输出端均采用了下限截止频率为100kHz的巴特沃斯二阶低通滤波电路，增益为1，其集成运放采用OPA2822芯片。进一步的，所述A/D转换电路采用ADS804模数转换器。进一步的，所述信号锁存电路的锁存器为边沿16位三态D触发器SN74LVTH16374芯片，包含两个独立的输出使能控制信号OE1、OE2和输入信号锁存始终信号CP1、CP2，如果OE为低电平，则输出端输出锁存的数据；如果OE为高电平，则输出端为高阻状态；如果CP和OE均为低电平则输出端的数据保持不变。进一步的，所述DSP检测电路由DSP-TMS320VC33完成；DSP检测电路和FPGA电路之间的数据传输是通过DSP的外部数据总线、地址总线和控制总线实现，二者之间的通信采用命令字的方式。进一步的，所述数据上传电路采用的芯片为可点对点长距离串行高速通信的CY7B923。本专利技术公开的一种多阵元声纳信号采集电路，具有以下有益效果：1.采用差分信号输入的A/D转换器，减少了偶次谐波的产生，充分地消除了系统共模噪声；2.可滤除高频噪声；3.采集精度高、动态范围大；4.电路结构合理，成本低；5.适合点对点长距离通信且传输速率快。附图说明图1是数据采集电路原理框图；图2是信号放大电路原理图；图3是单端信号转差分信号电路原理图；图4是二阶低通滤波电路原理图；图5是A/D转换电路图；图6是信号锁存电路原理图；图7是FPGA与DSP接口电路图；图8是数据上传接口电路图。具体实施方式下面结合实施例并参照附图对本专利技术作进一步描述。请参见图1。一种多阵元声纳信号采集电路，包括信号调理电路、A/D转换电路、信号锁存电路、FPGA电路、DSP检测电路和数据上传电路：信号调理电路，输入端连接换能器，输出端连接A/D转换电路，对换能器接收到的模拟信号进行放大和滤波，并应A/D转换器要求完成对输入模拟单端信号的1倍增益差分转换；A/D转换电路，输入端连接信号调理电路，输出端连接信号锁存电路，将滤波后的模拟信号经A/D转换器量化为12位数字信号；信号锁存电路，输入端连接A/D转换电路，输出端连接FPGA电路和DSP检测电路，将采集到的18路信号同时锁存到各自的触发器中，触发器的输出口复用一套数据传输总线，通过对各路触发器的时序控制，将触发器内锁存的数据按照一定时序顺次读出；FPGA电路，是数据采集系统的核心部分，输入端连接数据传输总线，输出端连接DSP检测电路、A/D转换电路和数据上传电路，FPGA选用的是ALTERA公司EP1K30TC144-3，完成对前端ADC、锁存器的时序逻辑控制，以及对采集到的数据进行数据缓冲、符号扩展和数据打包功能，并通过数据上传电路的时序控制将数据输出；DSP检测电路，输入端连接数据传输总线和FPGA电路，利用CCS的在线调试功能对验证ADC的数据转换功能的实现并对采集到的数据进行校验；数据上传电路，输入端连接FPGA电路，输出端连接仪器舱内的并行数据处理部分，完成与水下信号处理单元的DSP并行处理板的数据通信功能。本实施例中，所述A/D转换电路转换后的数据通过同一套数据传输总线上传的数据传输方式，即完成18通道ADC同步采集数据，经锁存器缓冲后分时传递给FPGA电路或DSP检测电路。本实施例中，所述信号处理电路包括信号放大电路以及单端信号转差分信号电路：信号放大电路如图2所示，采用两级放大，为了有效地防止放大电路的自激，采用混合的方式，即第一级放大电路采用同相放大，第二季放大电路采用反相放大；而在放大倍数方面，第一级、第二级均为10倍放大，即20dB，这样信号调理板前、后两级放大一共有40dB的增益。R5、R6、R7与U2A构成第一级放大，R5采用1KΩ，R6采用10KΩ，R7采用910Ω，U2A为OPA2822U的一部分。R5与R6决定了第一级放大器的放大倍数，R7为平衡电阻。R5、R6、R7与U2A构成第一级放大，R5采用1KΩ，R6采用10KΩ，R7采用910Ω，U2A为OPA2822U的一部分。R5与R6决定了第一级放大器的放大倍数，R7为平衡电阻。R9、R10、R11与U2B构成第二级放大，R9采用1KΩ，R10采用10KΩ，R11采用910Ω，本文档来自技高网...

【技术保护点】
一种多阵元声纳信号采集电路，其特征在于，包括信号调理电路、A/D转换电路、信号锁存电路、FPGA电路、DSP检测电路和数据上传电路：信号调理电路，输入端连接换能器，输出端连接A/D转换电路，对换能器接收到的模拟信号进行放大和滤波，并应A/D转换器要求完成对输入模拟单端信号的1倍增益差分转换；A/D转换电路，输入端连接信号调理电路，输出端连接信号锁存电路，将滤波后的模拟信号经A/D转换器量化为12位数字信号；信号锁存电路，输入端连接A/D转换电路，输出端连接FPGA电路和DSP检测电路，将采集到的18路信号同时锁存到各自的触发器中，触发器的输出口复用一套数据传输总线，通过对各路触发器的时序控制，将触发器内锁存的数据按照一定时序顺次读出；FPGA电路，输入端连接数据传输总线，输出端连接DSP检测电路、A/D转换电路和数据上传电路，完成对前端ADC、锁存器的时序逻辑控制，以及对采集到的数据进行数据缓冲、符号扩展和数据打包功能，并通过数据上传电路的时序控制将数据输出；DSP检测电路，输入端连接数据传输总线和FPGA电路，利用CCS的在线调试功能对验证ADC的数据转换功能的实现并对采集到的数据进行校验；数据上传电路，输入端连接FPGA电路，输出端连接仪器舱内的并行数据处理部分，完成与水下信号处理单元的DSP并行处理板的数据通信功能。...

【技术特征摘要】
1.一种多阵元声纳信号采集电路，其特征在于，包括信号调理电
路、A/D转换电路、信号锁存电路、FPGA电路、DSP检测电路和数据
上传电路：
信号调理电路，输入端连接换能器，输出端连接A/D转换电路，
对换能器接收到的模拟信号进行放大和滤波，并应A/D转换器要求完
成对输入模拟单端信号的1倍增益差分转换；
A/D转换电路，输入端连接信号调理电路，输出端连接信号锁存
电路，将滤波后的模拟信号经A/D转换器量化为12位数字信号；
信号锁存电路，输入端连接A/D转换电路，输出端连接FPGA电
路和DSP检测电路，将采集到的18路信号同时锁存到各自的触发器
中，触发器的输出口复用一套数据传输总线，通过对各路触发器的时
序控制，将触发器内锁存的数据按照一定时序顺次读出；
FPGA电路，输入端连接数据传输总线，输出端连接DSP检测电
路、A/D转换电路和数据上传电路，完成对前端ADC、锁存器的时序
逻辑控制，以及对采集到的数据进行数据缓冲、符号扩展和数据打包
功能，并通过数据上传电路的时序控制将数据输出；
DSP检测电路，输入端连接数据传输总线和FPGA电路，利用CCS
的在线调试功能对验证ADC的数据转换功能的实现并对采集到的数
据进行校验；
数据上传电路，输入端连接FPGA电路，输出端连接仪器舱内的
并行数据处理部分，完成与水下信号处理单元的DSP并行处理板的数
据通信功能。
2.根据权利要求1所述的一种多阵元声纳信号采集电路，其特征
在于，所述A/D转换电路转换后的数据通过同一套数据传输总线上传
的数据传输方式，即完成18通道ADC同步采集数据，经锁存器缓冲
后分时传递给FPGA电路或DSP检测电路。
3.根据权利要求1所述的一种多阵元声纳信...

【专利技术属性】
技术研发人员：张晓峻，
申请(专利权)人：天津超智海洋科技有限公司，
类型：发明
国别省市：天津;12