【技术实现步骤摘要】
本专利技术涉及半导体制造领域,特别是涉及一种半导体结构形成方法。
技术介绍
随着集成电路制造技术的快速发展,半导体器件的技术节点在不断减小,器件的几何尺寸也遵循摩尔定律不断缩小。当半导体器件尺寸减小到一定程度时,由半导体器件接近物理极限所带来的各种问题相继出现。在半导体器件制造领域,最具挑战性的难题是如何解决器件可靠性下降的问题,这种现象主要是由传统栅介质层厚度不断减小所造成的。现有技术提供的方法以高k栅介质材料代替传统的栅介质材料,同时采用金属栅极替代多晶硅栅极,可以有效提高半导体器件的可靠性,优化电学性能。现有技术提供了一种具有金属栅极的半导体器件制造方法,包括:提供半导体衬底,在所述衬底上形成有包括高k材料和金属材料的栅介质层;形成位于栅介质层上的栅极层;形成覆盖所述栅介质层和栅极层的层间介质层;以所述栅极层为停止层,对所述层间介质层进行化学机械抛光;去除所述栅极层,形成沟槽;在所述沟槽中填充满金属,形成金属栅极。尽管包括高k材料及金属材料的栅介质层和金属栅极的引入能够改善半导体器件的电学性能,但是在实际应用中发现,由于器件几何尺寸的不断缩小,制造工艺较复杂且难以稳定控制,容易导致器件电学性能不稳定。
技术实现思路
本专利技术解决的问题是,通过去除伪栅层之后的等离子体改性工艺,降低保护金属层中C、Br、Cl和O元素的含量,从而为器件电学性能带来有益改善。为解决上述问题,本专利技术 ...
【技术保护点】
一种半导体结构的形成方法,其特征在于,包括:提供半导体衬底,所述半导体衬底表面形成有伪栅极结构和介质层,所述伪栅极结构和介质层相互连接分布且顶面齐平,所述伪栅极结构包括位于半导体衬底表面的栅介质层、位于栅介质层表面的保护金属层和位于所述保护金属层表面的伪栅层;以所述介质层为掩模去除所述伪栅层,形成暴露出保护金属层表面的沟槽;对暴露出的保护金属层进行等离子体改性,形成改性的保护金属层;形成填充满所述沟槽的金属栅极,所述金属栅极与介质层顶面齐平。
【技术特征摘要】
1.一种半导体结构的形成方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底表面形成有伪栅极结构和介质层,所述
伪栅极结构和介质层相互连接分布且顶面齐平,所述伪栅极结构包括位于半
导体衬底表面的栅介质层、位于栅介质层表面的保护金属层和位于所述保护
金属层表面的伪栅层;
以所述介质层为掩模去除所述伪栅层,形成暴露出保护金属层表面的沟槽;
对暴露出的保护金属层进行等离子体改性,形成改性的保护金属层;
形成填充满所述沟槽的金属栅极,所述金属栅极与介质层顶面齐平。
2.如权利要求1所述的半导体结构的形成方法,其特征在于,所述等离子体
改性的工艺包括:采用H2和O2的混合气体,混合气体的流量为
20sccm~20slm,压力为10mTorr~800mTorr,功率为50W~1500W,偏压为
0V,温度为20℃~700℃,工艺时间5秒~300秒。
3.如权利要求2所述的半导体结构的形成方法,其特征在于,所述等离子体
改性中H2与O2的流量比例为9:1~99.9:0.1。
4.如权利要求2所述的半导体结构的形成方法,其特征在于,所述等离子体
中的H2适于还原保护金属层,降低保护金属层中的C、Br、Cl和O元素
含量。
5.如权利要求2所述的半导体结构的形成方法,其特征在于,所述等离子体
中的O2适于氧化保护金属层表面,避免保护金属层被等离子体损伤。
6.如权利要求2所述的半导体结构的形成方法,其特征在于,所述等离子体
改性降低了保护金属层5%~30%的电阻值。
7.如权利要求1所述的半导体结构的形成方法,其特征在于,所述半导体衬
底为硅衬底、锗衬底或绝缘体上硅衬底。
8.如权利要求1所述的半导体结构的形成方法,其特征在于,所述栅介质层
包括位于半导体衬底表面的第一栅介质层和位于所述第一栅介质层表面的
第二栅介质层。
9.如权利要求8所述的半导体结构的形成方法,其特征在于,形成所述伪栅
\t极结构的步骤包括:在半导体衬底表面形成第一栅介质层薄膜;在第一栅
介质层薄膜表面形成第二栅介质层薄膜;在第二栅介质层薄膜表面形成保
护金属层薄膜;在保护金属层薄膜表面形成伪栅层薄膜;在...
【专利技术属性】
技术研发人员:何永根,
申请(专利权)人:中芯国际集成电路制造上海有限公司,
类型:发明
国别省市:上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。