电子封装件及其制法制造技术

一种电子封装件及其制法，该制法先提供一嵌埋有电子元件的绝缘层，再于该绝缘层的一侧形成第一穿孔，且形成第一导电体于该第一穿孔中，接着，形成第一线路结构于该绝缘层上以电性连接该电子元件与该第一导电体，之后于该绝缘层的另一侧形成第二穿孔，且该第二穿孔与该第一穿孔相通，令该第一穿孔与第二穿孔构成通孔，所以藉由两阶段制程制作该通孔，所以该通孔的深宽比可依需求调整，以提升封装制程良率。

【技术实现步骤摘要】

本专利技术有关一种封装制程，特别是关于一种能改善封装制程良率的电子封装件及其制法。
技术介绍
贯穿胶体(Throughmoldingvia，简称TMV)的技术，目前已广泛运用于半导体领域，其主要技术利用激光烧灼方式于封装胶体表面进行开孔制程，以增加布线空间。例如，制作扇出型(Fan-Out，简称FO)封装堆迭(PackageonPackage，简称POP)结构时，便会使用该技术。图1A至图1F为现有扇出型封装堆迭装置的其中一电子封装件1的制法的剖面示意图。如图1A所示，设置一如晶片的电子元件10于一第一承载件18的离形层180上，再形成一绝缘层11于该离形层180上以覆盖该电子元件10。如图1B所示，将具有铜箔190的第二承载件19设于该绝缘层11上。如图1C所示，移除该第一承载件18及其离形层180，以露出该电子元件10与绝缘层11。如图1D所示，以激光方式形成多个通孔110于该电子元件10周边的绝缘层11上。如图1E所示，电镀铜材于该些通孔110中，以形成导电柱12，再于该绝缘层11上形成多个线路重布层(redistributionlayer，简称RDL)13，以令该线路重布层13电性连接该导电柱12与电子元件10。如图1F所示，移除该第二承载件19，再利用该铜箔190进行图案化线路制程，以形成线路结构15，之后再进行切单制程。随着该电子元件10的体积朝轻薄短小及功能性增强的趋势设计，所以需藉由增加该绝缘层11的厚度以提升该电子封装件1的可靠度。但是，前述现有导电柱12的制法中，使用激光钻孔方式形成该通孔110，目前激光钻孔制程与电镀制程技术所能相互配合的深宽比小于1.25，所以增加该绝缘层11的厚度对于该通孔110的深宽比制作影响极大。例如，当该绝缘层11的厚度变厚(即该通孔110的深度H增加)时，若激光钻孔制程需将该通孔110的深宽比控制在小于1.25的范围内，则该通孔110的孔径(即宽度D)需增加(如第1D图的虚线)，因而不符合细线距(finepitch)的需求；若将激光钻孔的深宽比提升至1.5，则当将铜材填入该些通孔110’中时，该通孔110’的底部无法镀满(即气室12’)，如图1E’所示，因而影响后续封装制程良率，导致FOPOP制作成本太高。此外，以激光方式形成该通孔110，于形成该通孔110的过程中所产生的残留物(如该绝缘层11的残胶)极易堆积于该通孔110的底部，所以需于后续制程中需先清洗该通孔110内部，才能将导电材料填入该通孔110中，但因增加该绝缘层11的厚度而使该通孔110的深度H增加，以致于难以完全清除该通孔110中的残留物，导致残留物会影响该导电柱12电性传输的良率。因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
技术实现思路
鉴于上述现有技术的种种缺失，本专利技术提供一种电子封装件及其制法，以提升封装制程良率。本专利技术的电子封装件，包括：绝缘层，其具有相对的第一表面与第二表面，且于该绝缘层中具有至少一第一穿孔和与该第一穿孔连通的第二穿孔，其中，该第一穿孔连通至该第一表面，该第二穿孔连通至第二表面；至少一电子元件，其嵌埋于该绝缘层中；至少一第一导电体，其对应并仅设于该第一穿孔中；以及第一线路结构，其设于该绝缘层的第一表面上，且该第一线路结构电性连接该电子元件与该第一导电体。本专利技术还提供一种电子封装件的制法，其包括：提供一嵌埋有至少一电子元件的绝缘层，该绝缘层具有相对的第一表面与第二表面；于该绝缘层中形成连通至该第一表面的至少一第一穿孔；形成第一导电体于该第一穿孔中；形成第一线路结构于该绝缘层的第一表面上，且该第一线路结构电性连接该电子元件与该第一导电体；以及于该绝缘层中形成对应连通该第一穿孔和第二表面的第二穿孔，令该第一穿孔与第二穿孔构成通孔。前述的制法中，该绝缘层以模压制程或压合制程形成者。前述的制法中，该第一穿孔或第二穿孔以激光钻孔、机械钻孔或蚀刻方式形成者。前述的电子封装件及其制法中，该电子元件具有相对的作用面与非作用面，且该作用面具有多个电极垫。例如，该第一表面与该作用面齐平；或者，该第二表面与该非作用面齐平。前述的电子封装件及其制法中，该第一导电体为金属柱或金属球。前述的电子封装件及其制法中，还包括形成第二线路结构于该绝缘层的第二表面上，且该第二线路结构电性连接该第一导电体，还可电性连接该电子元件。前述的电子封装件及其制法中，还包括形成第二导电体于该第二穿孔中，且该第二导电体电性连接该第一导电体，而该第二导电体为金属柱。另外，前述的电子封装件及其制法中，还包括堆迭电子封装结构于该绝缘层的第一表面或第二表面上。由上可知，本专利技术的电子封装件及其制法中，藉由两阶段制程制作该通孔，所以可不受激光钻孔的深宽比限制，当该绝缘层的厚度变厚时，仍可将第一穿孔与第二穿孔的深宽比控制在小于1.25的范围内，而无需增加该第一穿孔与第二穿孔的孔径，以符合细线距的需求。此外，由于该第一穿孔的深宽比无需增加，所以该第一导电体能有效镀满该第一穿孔。又，因分别制作第一穿孔与第二穿孔，所以该第一穿孔的深度及第二穿孔的深度均小于该通孔的深度，因而容易清除该第一穿孔及第二穿孔中的残留物，以避免残留物影响该第一导电体或第二导电体电性传输的良率。因此，本专利技术的制法能提升封装制程良率，以降低制作成本。附图说明图1A至图1F为现有电子封装件的制法的剖面示意图；其中，图1E’为图1E的另一实施例；以及图2A至图2G为本专利技术电子封装件的制法的剖视示意图；其中，图2A’、图2C’、图2E’、图2E”及图2G’为图2A、图2C、图2E及图2G的另一实施方式。符号说明1,2,2’,3,3’电子封装件10,20电子元件11,21绝缘层110,110’,210通孔12导电柱12’气室13,231,251,251’线路重布层15线路结构18第一承载件180离形层19第二承载件190铜箔20a作用面20b非作用面200电极垫21a第一表面21b第二表面211第一穿孔212第二穿孔22,22’第一导电体23第一线路结构230,250介电层232,252绝缘保护层23本文档来自技高网...

【技术保护点】
一种电子封装件，包括：绝缘层，其具有相对的第一表面与第二表面，且于该绝缘层中具有至少一第一穿孔和与该第一穿孔连通的第二穿孔，其中，该第一穿孔连通至该第一表面，该第二穿孔连通至第二表面；至少一电子元件，其嵌埋于该绝缘层中；至少一第一导电体，其对应并仅设于该第一穿孔中；以及第一线路结构，其设于该绝缘层的第一表面上，且该第一线路结构电性连接该电子元件与该第一导电体。

【技术特征摘要】
2014.10.15 TW 1031356241.一种电子封装件，包括：
绝缘层，其具有相对的第一表面与第二表面，且于该绝缘层中具
有至少一第一穿孔和与该第一穿孔连通的第二穿孔，其中，该第一穿
孔连通至该第一表面，该第二穿孔连通至第二表面；
至少一电子元件，其嵌埋于该绝缘层中；
至少一第一导电体，其对应并仅设于该第一穿孔中；以及
第一线路结构，其设于该绝缘层的第一表面上，且该第一线路结
构电性连接该电子元件与该第一导电体。
2.如权利要求1所述的电子封装件，其特征为，该电子元件具有
相对的作用面与非作用面，且该作用面具有多个电极垫。
3.如权利要求2所述的电子封装件，其特征为，该第一表面与该
作用面齐平。
4.如权利要求2所述的电子封装件，其特征为，该第二表面与该
非作用面齐平。
5.如权利要求1所述的电子封装件，其特征为，该第一导电体为
金属柱或金属球。
6.如权利要求1所述的电子封装件，其特征为，该封装件还包括
形成于该绝缘层的第二表面上的第二线路结构，其电性连接该第一导
电体。
7.如权利要求6所述的电子封装件，其特征为，该第二线路结构
电性连接该电子元件。
8.如权利要求1所述的电子封装件，其特征为，该封装件还包括

\t对应形成于该第二穿孔中的至少一第二导电体。
9.如权利要求8所述的电子封装件，其特征为，该第二导电体电
性连接该第一导电体。
10.如权利要求8所述的电子封装件，其特征为，该第二导电体为
金属柱。
11.如权利要求1所述的电子封装件，其特征为，该封装件还包括
堆迭于该绝缘层的第一表面或第二表面上的电子封装结构。
12.一种电子封装件的制法，包括：
提供一嵌埋有至少一电子元件的绝缘层，该绝缘层具有相对的第
一表面与第二表面；
于该绝缘层中形成连通至该第一表面的至少一第...

【专利技术属性】
技术研发人员：陈彦亨，林畯棠，詹慕萱，纪杰元，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：中国台湾;71