多层铜互连布线结构的检测方法技术

本发明专利技术涉及一种多层铜互连布线结构的检测方法，包括如下步骤：采用开封方法获取多层铜互连布线结构的裸芯片；清除所述裸芯片表面的残留物；采用反应离子蚀刻法去除所述裸芯片表面的保护膜；采用热熔蜡将去除保护膜后的芯片固定于研磨抛光夹具；根据失效分析的结果，对所述芯片的缺陷区域进行平行抛光剥层操作；利用显微观察监测平行抛光进度直至达到目标层。本发明专利技术的多层铜互连布线结构的检测方法，可实现芯片中多层铜互连布线结构的逐层去除，实现密集多层铜互连布线结构中各层次形貌的平面观察，对多层铜互连布线结构芯片的失效机理确认、提高集成电路的使用可靠性有重要的意义。

【技术实现步骤摘要】

本专利技术涉及微电子芯片的检测分析
，特别是涉及一种多层铜互连布线结构的检测方法。
技术介绍
随着微电子技术的高速发展，集成电路的规模越来越大，集成电路向多层结构的方向发展，铜金属也已取代铝金属成为半导体工艺的主流互连线材料。集成电路芯片的失效往往发生在多层结构下层的层间金属化或有源区，对芯片进行失效分析必须解决多层结构下层的可观察性，这就需要对芯片进行剥层处理。剥层处理主要包括：去钝化层、去金属化层、去层间介质等。双大马士革工艺的铜金属互连中，铜通孔直接与上下层的铜布线相连接，而由于铜容易向硅或者介质层中扩散，为了防止铜扩散，铜互连工艺中加入了硬金属氮化钽(TaN)作为扩散阻挡层。这些材料上的变化，导致传统适用于铝金属互连工艺的剥层技术失去了效用。对采用铝金属以及钨作为金属层之间的通孔材料的集成电路，去钝化层、介质层通常用反应离子刻蚀法，去铝金属层通常用化学腐蚀法(30％HCL溶液或30％H2SO4溶液)。去铝金属布线时，化学腐蚀液不会对钨通孔造成影响，也不会影响下一层的金属。但传统的化学腐蚀法若直接应用到铜布线上来，则在去上层铜布线时，由于化学腐蚀液的流动性，腐蚀液会将铜通孔一并去除，甚至渗透入下层使下层金属受损。因此，化学腐蚀法的不足也凸现出来。TaN的材质同样不能用化学腐蚀法而去除。传统化学腐蚀法均无法满足铜金属互连结构的逐层剥层要求。为了解决多层铜互连布线结构芯片剥层难的问题，需要一种新的样品制备方法及流程来实现，以弥补传统化学腐蚀法的不足，使此类失效器件的失效分析或物理分析得以顺利完成，确定其最终的失效原因及机理，防止失效的重复出现，提高器件的可靠性。传统的研磨抛光法常用于制作金相切片，需用特制液态树脂将样品包裹固封，然后进行研磨抛光的一种制样方法，主要用于观察开裂分层、样品截面组织结构情况，如固态镀层或者焊点、连接部位的结合情况、开裂或缝隙等形貌的观察验证。但针对每层的厚度为纳米级或接近1μm的多层铜互连布线结构，用传统的研磨抛光方法进行去层，首先是精度达不到要求；其次是，传统研磨抛光方法需固封，固封之后的样品，进行扫描电子显微分析时，无法解决荷电效应而影响成像效果及形貌观察。综上所述，传统的研磨抛光法无法满足纳米级精确去层的需求，无法实现芯片中多层铜互连布线结构的逐层去除。因此，针对纳米级的多层铜互连布线结构，急需开发一种新的行之有效的检测分析方法。
技术实现思路
基于此，本专利技术的目的是提供一种能够实现多层铜互连布线结构逐层去除的检测方法。具体的技术方案如下：一种多层铜互连布线结构的检测方法，包括如下步骤：采用开封方法获取多层铜互连布线结构的裸芯片；清除所述裸芯片表面的残留物；采用反应离子蚀刻法去除所述裸芯片表面的保护膜；采用热熔蜡将去除保护膜后的芯片固定于研磨抛光夹具；根据失效分析的结果，对所述芯片的缺陷区域进行平行抛光剥层操作，所述平行抛光剥层的工艺参数为：采用氧化硅悬浮液作为抛光液，所述氧化硅悬浮液中氧化硅粒子的粒径为0.03-0.05μm，所述氧化硅的滴加速率为0.3-0.8滴/秒；利用显微观察监测平行抛光进度直至达到目标层。在其中一些实施例中，所述多层铜互连布线结构的厚度为5-30μm(通常为10-15μm)，所述多层铜互连布线结构中各金属层的厚度为0.1-5μm(通常为0.4-3μm)。在其中一些实施例中，所述反应离子蚀刻法的工艺参数为：反应气为CF4和O2；反应气流量：CF4流量为40-50ml/min，O2流量为10-20ml/min；真空度为120-170mTorr；射频输出功率为180-220w；反应离子刻蚀功率(RIE)130-170w；腐蚀时间为10-15min。在其中一些实施例中，所述热熔蜡固定芯片的工艺参数为：将所述研磨抛光夹具加热至170-180℃，然后将热熔蜡置于夹具上，熔融后将芯片置于热熔蜡中，最后冷却至室温。在其中一些实施例中，还包括如下步骤：将多层铜互连布线结构的裸芯片采用聚焦离子束制作纵向截面，获取所述裸芯片的多层互连结构的截面参数，所述截面参数包括所述裸芯片中的金属层数及其厚度。在其中一些实施例中，所述采用聚焦离子束制作纵向截面的步骤为：6.0-7.0nA束流初始剖切，挖出阶梯式的剖面；1.0-2.0nA束流精细加工处理剖面；25-30pA束流抛光处理获得清晰的剖面形貌。在其中一些实施例中，所述显微观察包括金相显微观察和/或扫描电子显微观察。在其中一些实施例中，所述保护膜为聚酰亚胺。本专利技术的原理及优点如下：芯片剥层技术是集成电路失效分析中必不可少的技术手段，是暴露芯片中缺陷并进行形貌观察的样品处理方法。解决多层布线结构下层的可观察性，需要对芯片进行剥层处理。结合多层铜互连布线结构的结构特点，其剥层处理主要包括：去钝化层、去铜金属化层、去扩散阻挡层、去层间介质等。而铜金属化层、扩散阻挡层都无法用传统的反应离子刻蚀法或化学腐蚀法去除。本专利技术的多层铜互连布线结构的检测方法，可实现芯片中多层铜互连布线结构的逐层去除，解决传统化学腐蚀法过度去除铜互连金属但又无法去除扩散阻挡层的问题，实现密集多层铜互连布线结构中各层次形貌的平面观察，对多层铜互连布线结构芯片的失效机理确认、提高集成电路的使用可靠性有重要的意义。本专利技术采用平行抛光剥层法能够实现纳米级尺寸的多层铜互连布线结构的逐层剥离，所针对的对象是多层铜互连布线结构中的各层金属互连结构，每层的厚度为纳米级或接近1μm。本专利技术的优点如下：1)平行抛光剥层法，通过研磨抛光去层的方法，对多层铜金属互连结构中的特定区域及特定层次进行研磨去层，而不影响下层金属；2)平行抛光剥层法可去除材质为硬金属的TaN阻挡层，解决化学腐蚀法及反应离子刻蚀法均无法将其腐蚀去除的问题；3)制样过程中，采用热熔蜡固定样品的方法避免了采用夹具夹紧固定时对芯片表面直接造成的夹紧破裂等机械损伤，使剥层制样时不受芯片厚度、尺寸的约束；4)基于纵向剖面结构分析、显微镜及扫描电镜显微平面观察分析技术的平行抛光剥层终点监测法，实现实时监测研磨进度，确保剥层区域的大小、深度可控，避免过度剥层或者剥层不足；5)平行抛光剥层法实现了多层铜互连布线结构集成电路中各层次形貌的逐层平面观察，为确认失效机理提供技术手段。附图说明图1为本专利技术实施例的流程示意图；图2为本文档来自技高网...

【技术保护点】
一种多层铜互连布线结构的检测方法，其特征在于，包括如下步骤：采用开封方法获取多层铜互连布线结构的裸芯片；清除所述裸芯片表面的残留物；采用反应离子蚀刻法去除所述裸芯片表面的保护膜；采用热熔蜡将去除保护膜后的芯片固定于研磨抛光夹具；根据失效分析的结果，对所述芯片的缺陷区域进行平行抛光剥层操作，所述平行抛光剥层的工艺参数为：采用氧化硅悬浮液作为抛光液，所述氧化硅悬浮液中氧化硅粒子的粒径为0.03‑0.05μm，所述氧化硅的滴加速率为0.3‑0.8滴/秒；利用显微观察监测平行抛光进度直至达到目标层。

【技术特征摘要】
1.一种多层铜互连布线结构的检测方法，其特征在于，包括如下步骤：
采用开封方法获取多层铜互连布线结构的裸芯片；
清除所述裸芯片表面的残留物；
采用反应离子蚀刻法去除所述裸芯片表面的保护膜；
采用热熔蜡将去除保护膜后的芯片固定于研磨抛光夹具；
根据失效分析的结果，对所述芯片的缺陷区域进行平行抛光剥层操作，所
述平行抛光剥层的工艺参数为：采用氧化硅悬浮液作为抛光液，所述氧化硅悬
浮液中氧化硅粒子的粒径为0.03-0.05μm，所述氧化硅的滴加速率为0.3-0.8滴/
秒；
利用显微观察监测平行抛光进度直至达到目标层。
2.根据权利要求1所述的检测方法，其特征在于，所述多层铜互连布线结
构的厚度为5-30μm，所述多层铜互连布线结构中各金属层的厚度为0.1-5μm。
3.根据权利要求1所述的检测方法，其特征在于，所述反应离子蚀刻法的
工艺参数为：反应气为CF4和O2；反应气流量：CF4流量为40-50ml/min，O2流
量为10-20ml/min；真空度为120-170mTorr；射频输出功率为180-220w；反应...

【专利技术属性】
技术研发人员：林晓玲，章晓文，梁朝辉，
申请(专利权)人：工业和信息化部电子第五研究所，
类型：发明
国别省市：广东;44