像素结构制造技术

技术编号:15060344 阅读:108 留言:0更新日期:2017-04-06 09:59
本发明专利技术公开了一种像素结构,其包括:像素电极;主动开关,耦接于所述像素电极;共通线,跟所述像素电极之间形成有一第一存储电容;以及L形导电线,跟所述像素电极之间形成有一第二存储电容。本发明专利技术像素结构具有并列的多个存储电容同时保持像素结构的像素电压大小,减小多个寄生电容的影响,改善耦合效应的影响。

【技术实现步骤摘要】

本专利技术涉及一种像素结构,更具体的说,涉及一种可改善改善耦合效应的像素结构的制造方法。
技术介绍
近年来,随着科技的进步,许多不同的显示设备,例如液晶显示器(LiquidCrystalDisplay,LCD)或电激发光(ElectroLuminenscence,EL)显示设备已广泛地应用于平面显示器。以液晶显示器为例,液晶显示器大部分为背光型液晶显示器,其是由液晶显示面板及背光模块(backlightmodule)所组成。液晶显示面板是由两片透明基板以及被封于基板之间的液晶所构成。现有的液晶显示器,通常是根据图像信息通过多个像素(pixel)电极分别提供数据信号,并且控制多个像素单元的透光率来显示所需图像。具体的是,每一个像素电极都分别耦合有数据线和扫描线,扫描线通过TFT(ThinFilmTransistor,薄膜晶体管)和像素电极耦合。通过扫描线控制TFT打开,数据线为像素电极充电。但是,数据线在充电过程中产生多个寄生电容,多个寄生电容会因为耦合效应(Crosstalk)使像素电极的电压被share(分压),导致像素电极的电压不足进而造成显示产色异常。而且随着分辨率越来越高,耦合效应更加明显。
技术实现思路
本专利技术所要解决的技术问题是提供一种能够改善耦合效应的像素结构。本专利技术的目的之一是提供一种像素结构,其包括:像素电极;主动开关,耦接于所述像素电极;共通线,跟所述像素电极之间形成有一第一存储电容;以及L形导电线,跟所述像素电极之间形成有一第二存储电容。在一些实施例中,所述第一存储电容的一端是耦接于所述主动开关,所述第一存储电容的另一端是耦接于一共通线。在一些实施例中,所述第一存储电容的一端是耦接于所述主动开关,所述第一存储电容的另一端是耦接于所述扫描线的其中之一。在一些实施例中,所述第一存储电容及第二存储电容是由第一导电层、第二导电层及第三导电层所形成,所述第一导电层和所述主动开关的漏极耦合;所述第二导电层和第一电压线耦合;所述第三导电层和第二电压线耦合,以形成所述L形导电线;所述第一导电层、第二导电层和第三导电层三者叠放且间隔设置,所述第一导电层、第二导电层和第三导电层三者在垂直空间上相互覆盖。在一些实施例中,所述第一电压线包括共通线。在一些实施例中,所述第二电压线和共通线在第一导电层覆盖区域内重叠设置。在一些实施例中,所述第一电压线包括上一扫描线。在一些实施例中,所述第一导电层、第二导电层及第三导电层的其中至少一者是采用透明导电材料制成。在一些实施例中,所述像素结构更包括第二L形导电线,其重叠于所述L形导电线上,所述第二L形导电线及所述L形导电线之间具有一绝缘层,以形成第三存储电容。与现有技术相比,本专利技术的技术效果是:可利用L形导电线来形成两个以上存储电容于像素结构中,同时保持像素结构的像素电压大小,以减小寄生电容的影响,从而改善耦合效应的影响,以使得显示面板能够正常显示。附图说明所包括的附图用来提供对本申请实施例的进一步的理解,其构成了说明书的一部分,用于例示本申请的实施方式,并与文字描述一起来阐释本申请的原理。显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。在附图中:图1是本专利技术一种像素结构的结构示意图;图2是本专利技术一种像素结构的结构示意图;图3是本专利技术一种像素结构的结构示意图;图4是本专利技术一种像素结构的结构示意图;图5是本专利技术一种像素结构的电路示意图;图6是本专利技术一种像素结构的电路示意图;图7是本专利技术一种像素结构的电路示意图;图8是本专利技术一种像素结构的电路示意图;图9是本专利技术一个实施例像素结构的结构示意图;图10是本专利技术一个实施例像素结构的结构示意图;图11是本专利技术一个实施例像素结构的结构示意图;图12是本专利技术一个实施例像素结构的结构示意图;图13是本专利技术一个实施例像素电路结构的示意图;图14是本专利技术一个实施例像素电路结构的示意图;图15是本专利技术一个实施例第一导电层、第二导电层和第三导电层三者配合的示意图;图16是本专利技术一个实施例第一导电层、第二导电层和第三导电层三者配合的示意图图17是本专利技术一个实施例第一导电层、第二导电层、第三导电层及第四导电层配合的示意图。具体实施方式这里所公开的具体结构和功能细节仅仅是代表性的,并且是用于描述本专利技术的示例性实施例的目的。但是本专利技术可以通过许多替换形式来具体实现,并且不应当被解释成仅仅受限于这里所阐述的实施例。在本专利技术的描述中,需要理解的是,术语“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本专利技术和简化描述,而不是指示或暗示所指的装置或组件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本专利技术的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本专利技术的描述中,除非另有说明,“多个”的含义是两个或两个以上。另外,术语“包括”及其任何变形,意图在于覆盖不排他的包含。在本专利技术的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个组件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本专利技术中的具体含义。这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实施例。除非上下文明确地另有所指,否则这里所使用的单数形式“一个”、“一项”还意图包括复数。还应当理解的是,这里所使用的术语“包括”和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的存在,而不排除存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。由于单个充电时间内的充电时间较短,为了保持像素结构的电压Vpixel,如图1至图8所示,具体的,像素结构分别耦合有当前数据线Datan和当前扫描线Gaten,当前扫描线通过主动开关(例如,但不限于薄膜晶体管)主动开关TFT和像素结构耦合。通过当前扫描线控制主动开关TFT打开,当前数据线Datan为像素结构充电。当前数据线Datan通过其充电的电压(Vdata)在为像素结构充电过程中为液晶电容Clc和存储电容Cst充电,像素结构通过存储电容Cst来保持像素结构的电压(Vpixel)大小,以使得显示面板能够正常显示。但是,在显示面板显示过程中,会显示不同灰阶,当前数据线Datan为像素结构充电的电压会不断变化,从而使得像素结构的电压也随之变化,由于当前数据线的充电电压和像素结构存在多个寄生电容(Cpd-L、Cgd和Cpd-R),如图7和8中的虚线部分,虚线部分之间的电容为多个寄生电容,多个寄生电容(Cpd-L、Cgd和Cpd-R)会因为耦合效应(Crosstalk)使像素结构的电压被分压,导致像素结构的电压不足进而造成显示产色异常。为本文档来自技高网...

【技术保护点】
一种像素结构,其特征在于,所述像素结构包括:像素电极;主动开关,耦接于所述像素电极;共通线,跟所述像素电极之间形成有一第一存储电容;以及L形导电线,跟所述像素电极之间形成有一第二存储电容。

【技术特征摘要】
1.一种像素结构,其特征在于,所述像素结构包括:像素电极;主动开关,耦接于所述像素电极;共通线,跟所述像素电极之间形成有一第一存储电容;以及L形导电线,跟所述像素电极之间形成有一第二存储电容。2.如权利要求1所述的像素结构,其特征在于,所述第一存储电容的一端是耦接于所述主动开关,所述第一存储电容的另一端是耦接于一共通线。3.如权利要求1所述的像素结构,其特征在于,所述第一存储电容的一端是耦接于所述主动开关,所述第一存储电容的另一端是耦接于所述扫描线的其中之一。4.如权利要求1所述的像素结构,其特征在于,所述第一存储电容及第二存储电容是由第一导电层、第二导电层及第三导电层所形成,所述第一导电层和所述主动开关的漏极耦合;所述第二导电层和第一电压线耦合;所述第三导电层和第二电压线耦合,以形成所述L形导电线;所述第一导电层、第二导电层和第三导电层三者叠放且间隔设置,所述第一导电层、第二导电层和第三导电层三者在垂直空间上相互覆盖。5.如权利要求4所述的像素结构,其特征在于,所述第一电压线包括共通线。6.如权利要求4所述的像素结构,其特征在于,所述第二电压线和共通线在第一导电层覆盖区域内重叠设置。7.如权利要求4所述的像素电路结构,...

【专利技术属性】
技术研发人员:陈猷仁
申请(专利权)人:惠科股份有限公司重庆惠科金渝光电科技有限公司
类型:发明
国别省市:广东;44

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1