等离子蚀刻单颗化半导体封装和相关方法技术

本发明专利技术等离子蚀刻单颗化半导体封装和相关方法。提供了多个半导体封装，其特征在于：未单颗化的半导体封装的阵列，至少部分地包封在包封材料中，所述阵列被通过以下方式单颗化：使用等离子蚀刻工艺以及蚀刻掩模和夹具在所述包封材料中同时蚀刻多条第一平行单颗化线；以及使用所述等离子蚀刻工艺以及蚀刻掩模和所述夹具在所述包封材料中同时蚀刻多条第二平行单颗化线，从而将所述阵列单颗化以形成多个单颗化的半导体封装，所述多条第二平行单颗化线基本上垂直于所述多条第一平行单颗化线。

【技术实现步骤摘要】

本文件的各方面整体涉及半导体封装。更具体的实施涉及从包含多个半导体封装的引线框架或衬底的半导体封装单颗化。
技术介绍
半导体器件广泛用于多种行业的多种设备中。半导体器件通常至少部分地包封或封装在材料中，以保护该器件的元件免受磨损、损坏、湿气等等。在半导体器件制造过程中，通常在单个塑封单元内形成多个器件，并且通常使用单颗化步骤(诸如锯切、激光切割或冲压)使各个半导体器件彼此分开。
技术实现思路
形成多个半导体封装的方法的实施可包括：提供未单颗化的半导体封装阵列，所述未单颗化的半导体封装至少部分地包封在包封材料中；使用等离子蚀刻工艺以及蚀刻掩模和夹具在所述包封材料中同时蚀刻第一多条平行单颗化线；以及使用所述等离子蚀刻工艺以及蚀刻掩模和夹具在所述包封材料中同时蚀刻第二多条平行单颗化线，从而单颗化所述阵列以形成多个单颗化半导体封装，所述第二多条平行单颗化线基本上垂直于所述第一多条平行单颗化线。形成多个半导体封装的方法的实施可包括以下各项中的一者、全部或任一者：多个单颗化半导体封装可包括无引线半导体封装。无引线半导体封装可包括四边扁平无引线(QFN)封装、双边扁平无引线(DFN)封装或无引线平面栅格阵列(LLGA)封装。等离子蚀刻工艺可包括利用Ar/O2/CF4等离子进行蚀刻。未单颗化的半导体封装阵列可与引线框架或衬底耦接。形成多个半导体封装的方法的实施可包括：提供未单颗化的半导体封装阵列，所述未单颗化的半导体封装与引线框架或衬底耦接并至少部分地包封在包封材料中；将蚀刻掩模与所述阵列耦接，所述蚀刻掩模中具有多个狭缝；以及通过所述多个狭缝在所述阵列中等离子蚀刻多条单颗化线，从而单颗化所述阵列以形成多个单颗化半导体封装。形成多个半导体封装的方法的实施可包括以下各项中的一者、全部或任一者：多个单颗化半导体封装可包括无引线半导体封装。无引线半导体封装可包括扁平无引线封装。无引线半导体封装可包括四边扁平无引线(QFN)封装、双边扁平无引线(DFN)封装或无引线平面栅格阵列(LLGA)封装。等离子蚀刻工艺可包括利用Ar/O2/CF4等离子进行蚀刻。该方法可包括：将第二蚀刻掩模与所述阵列耦接，并且通过所述第二蚀刻掩模中的多个狭缝在所述阵列中等离子蚀刻第二多条单颗化线。每个狭缝可基本上由基本上笔直的线形成。每个狭缝可基本上由基本上弧形的线形成。单颗化半导体封装的一者或多者可形成圆柱形的整体形状。单颗化半导体封装的一者或多者可形成矩形直角立方形的整体形状。单颗化半导体封装的一者或多者可形成三角棱柱形的整体形状。形成多个半导体封装的方法的实施可包括：提供未单颗化的半导体封装阵列，所述未单颗化的半导体封装是与引线框架或衬底耦接并至少部分地包封在包封材料中；将所述引线框架或衬底与夹具耦接；将第一蚀刻掩模与所述夹具耦接，所述第一蚀刻掩模具有第一狭缝图案；执行第一等离子蚀刻工艺，以通过所述第一狭缝图案在所述阵列中形成第一多条单颗化线；以及使用第二等离子蚀刻工艺通过第二狭缝图案在所述阵列中形成第二多条单颗化线，从而单颗化所述阵列以形成多个单颗化半导体封装。形成多个半导体封装的方法的实施可包括以下各项中的一者、全部或任一者：第二狭缝图案可包括于第一蚀刻掩模中，并且可通过使所述第一狭缝图案相对于所述夹具旋转来形成。第二狭缝图案可包括于第二蚀刻掩模中。第一等离子蚀刻工艺和第二等离子蚀刻工艺可包括利用Ar/O2/CF4等离子进行蚀刻。多个单颗化半导体封装可包括扁平无引线封装。多个单颗化半导体封装可包括四边扁平无引线(QFN)封装、双边扁平无引线(DFN)封装或无引线平面栅格阵列(LLGA)封装。第一多条单颗化线可基本上彼此平行。第二多条单颗化线可基本上彼此平行，并且可基本上垂直于第一多条单颗化线。对于本领域的普通技术人员而言，通过具体实施方式以及附图并通过权利要求书，上述以及其他方面、特征和优点将会显而易见。附图说明将在下文中结合附图来描述各实施方式，其中类似标号表示类似元件，并且：图1是形成多个半导体封装的方法中所使用的夹具的实施的顶视图；图2是图1的夹具的侧剖视图；图3是形成多个半导体封装的方法中所使用的引线框架或衬底的实施的顶视图；图4是形成多个半导体封装的方法中所使用的塑封引线框架或衬底的实施的顶视图；图5是形成多个半导体封装的方法中所使用的第一蚀刻掩模的实施的顶视图；图6是形成多个半导体封装的方法中所使用的第二蚀刻掩模的实施的顶视图；图7是在将图4的塑封引线框架或衬底与图1的夹具耦接之前，该塑封引线框架或衬底的顶视图；图8是与图1的夹具耦接的图4的塑封引线框架或衬底的顶视图；图9是图8的元件的侧剖视图；图10是图8的元件的顶视图，其中图5的第一蚀刻掩模布置在塑封引线框架或衬底顶部；图11是图10的元件的侧剖视图；图12是在等离子蚀刻工艺已形成穿过第一蚀刻掩模的多条水平单颗化线之后，图11的塑封引线框架或衬底的顶视图；图13是与图1的夹具耦接并且其中图6的第二蚀刻掩模布置在图12的塑封、部分单颗化的引线框架或衬底顶部的该塑封、部分单颗化的引线框架或衬底的顶视图；图14是图13的元件的侧剖视图；图15是在等离子蚀刻工艺已形成穿过第二蚀刻掩模的多条竖直单颗化线以形成多个完全单颗化的半导体封装之后，图12的塑封引线框架或衬底的顶视图；图16是形成多个半导体封装的方法的一个实施的流程图；图17是形成多个半导体封装的方法的另一个实施的流程图；以及图18是形成多个半导体封装的方法的另一个实施的流程图。具体实施方式本公开、其各方面以及实施方式并不限于本文所公开的具体组件、组装工序或方法元素。本领域已知的符合预期等离子蚀刻单颗化半导体封装以及相关方法的许多另外部件、组装工序和/或方法元素将显而易见与本专利技术的特定实施一起使用。因此，例如，尽管本专利技术公开了特定实施，但是此类实施以及实施部件可包括符合预期的操作和方法的针对此类等离子蚀刻单颗化半导体封装的本领域已知的任何形状、尺寸、样式、类型、型号、版本、量度、浓度、材料、数量、方法元素、步骤等和相关方法，还有实施部件以及实施方法。现在参见图1，在实施中，夹具2用于形成多个半导体封装的方法。图1-图2中示出的夹具包括基部4，该基部中具有凹口6，并且从该凹口向上延伸的是多个突起8。在一些实施中，该凹口可为任选的。夹具可由多种材料形成，作为非限制性例子，包括金属、复合物、聚合物、陶瓷等等。引线框架或衬底10示于图3中。引线框架或衬底包括多个开口12，这些开口被构造成与夹具的突起8对准。在其他实施中，可颠倒过来，也就是说，引线框架或衬底可具有突起，而夹具可具有开口，或者可使用一些其他耦接机构(机械夹子、螺杆、螺栓或磁性夹子或其他接合手段)选择性地将引线框架或衬底与夹具耦接。引线框架或衬底包括电触头和/或热垫/散热片等的阵列14，在半导体封装的操作过程中，当封装完全单颗化以将封装内的元件与印刷电路板(PCB)等的元件电和/或热耦接后，该阵列将暴露于单颗化半导体封装的外部上。图4示出了塑封引线框架或衬底16，其包括引线框架或衬底10，并且还包括未单颗化的半导体封装阵列19，这些未单颗化的半导体封装至少部分地包封在包封材料18中。当阵列19被单颗化时，每个单颗化半导体封装将包括如上所述引线框架本文档来自技高网...

【技术保护点】
多个半导体封装，其特征在于：未单颗化的半导体封装的阵列，至少部分地包封在包封材料中，所述阵列被通过以下方式单颗化：使用等离子蚀刻工艺以及蚀刻掩模和夹具在所述包封材料中同时蚀刻多条第一平行单颗化线；以及使用所述等离子蚀刻工艺以及蚀刻掩模和所述夹具在所述包封材料中同时蚀刻多条第二平行单颗化线，从而将所述阵列单颗化以形成多个单颗化的半导体封装，所述多条第二平行单颗化线基本上垂直于所述多条第一平行单颗化线。

【技术特征摘要】
2015.09.30 US 14/870,4401.多个半导体封装，其特征在于：未单颗化的半导体封装的阵列，至少部分地包封在包封材料中，所述阵列被通过以下方式单颗化：使用等离子蚀刻工艺以及蚀刻掩模和夹具在所述包封材料中同时蚀刻多条第一平行单颗化线；以及使用所述等离子蚀刻工艺以及蚀刻掩模和所述夹具在所述包封材料中同时蚀刻多条第二平行单颗化线，从而将所述阵列单颗化以形成多个单颗化的半导体封装，所述多条第二平行单颗化线基本上垂直于所述多条第一平行单颗化线。2.多个半导体封装，其特征在于：未单颗化的半导体封装的阵列，与引线框架和衬底中的一者耦接，并至少部分地包封在包封材料中，所述阵列被通过以下方式单颗化：将蚀刻掩模与所述阵列耦接，所述蚀刻掩模中具有多个狭缝；以及通过所述多个狭缝在所述阵列中等离子蚀刻多条单颗化线，从而形成多个单颗化的半导体封装。3.根据权利要求2所述的多个半导体封装，其特征在于：所述无引线半导体封装包括四边扁平无引线(QFN)封装、双扁平无引线(DFN)封装和无引线平面栅格阵列(LLGA)封装中的一者。4.根据权利要求2所述的多个半导体封装，其特征在于：所述等离子蚀刻工艺包括利用Ar/O2/CF4等离子进...

【专利技术属性】
技术研发人员：D·楚伊特，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：美国;US