衬底触发的GGNMOS管和静电保护电路制造技术

本实用新型专利技术提供一种衬底触发的GGNMOS管和静电保护电路，所述衬底触发的GGNMOS管包括：P型半导体衬底；器件区，位于所述P型半导体衬底表面，所述器件区内形成至少两个NMOS管，所述NMOS管的栅极为条状结构；互连区，位于所述P型半导体衬底表面，且对称设置于所述器件区外围的两侧，所述互连区与所述NMOS管的栅极平行；衬底触发区，位于所述P型半导体衬底表面，且对称设置于所述器件区外围的两侧，并位于所述互连区之间，所述衬底触发区与所述NMOS管的栅极垂直。本实用新型专利技术采用新颖的版图设计方法，并采用电路分压结构从衬底触发GGNMOS，降低了GGNMOS开启电压，使ESD保护器件快速有效进入工作。

【技术实现步骤摘要】

本技术涉及集成电路静电保护电路设计领域，特别是涉及一种衬底触发的GGNMOS管和静电保护电路。
技术介绍
在集成电路(IntegratedCircuits)中，静电放电(ESD，Electrostaticdischarge)对芯片的可靠性影响不容忽视，尤其在深亚微米、纳米技术普遍应用的当今，外部环境、人体、机械、辐射场等静电放电对IC破坏性的影响更加显著，业界在IC的设计与制造过程中对ESD的防护做了大量的研究与实践。为了达到保护芯片抵御静电袭击的目的，目前已经有多种静电防护器件被提出，比如二极管(diode)、可控硅(SCR，Siliconcontrolledrectifier)以及栅极接地的N型MOS管GGNMOS(GateGroundNMOS)，其中GGNMOS在CMOS制程中被广泛采用，因为GGNMOS作为ESD防护器件有很多方便之处，制程的兼容性，快速的开关响应与低导通电阻是NMOS具备的先天条件，为了提高GGNMOS的抗击ESD能力，一般采用图1中所示的多指条形结构，图中器件区外周为保护环(Pickupring)，用于在后续金属互连时将半导体衬底连接至地线GND，由于这种多叉指的GGNMOS结构中间的叉指的衬底电阻(R-sub)最大，先于其它叉指开启，造成GGNMOS的各个叉指不能均匀开启，最终导致整体电路的静电防护能力的下降。优良的ESD器件需要有较低的开启电压，以保证ESD电流时的响应速率，精确的箝位电压来保护内部电路，单纯的GGNMOS在ESD保护工作中主要是采用其寄生的横向npn三极管工作来泄放大电流，该寄生三极管的开启电压取决于三极管集电极反向PN结的雪崩击穿，即漏极(Drain)与衬底(P-well)之间的雪崩击穿电压。但是未经过特殊处理的NMOS漏端与衬底的击穿电压相对较高。其原剖面图与工作原理图见图2和图3。为了优化降低普通GGNMOSESD保护器件的开启电压，常用的方案就是增加一次ESD注入(ESDimplant)，如图4所示，在叉指的共用漏极区域注入ESD，等效为在寄生npn三极管的集电区注入p型离子，位置深度在漏端与p-Well界面的交界处，引入齐纳管的作用来达到降低雪崩击穿电压的目的，其剖面图和原理图分别参见图5和图6。ESD注入可以起到降低GGNMOSESD保护器件开启电压的作用，但必须增加一层光刻和注入工艺，增加制造成本，且ESD注入的引入给器件带来更大的PN结漏电。现有技术中有采用串联正向二极管来平衡分压，该结构用于tolerantIO的ESD保护设计，缺点是：电源在悬空状态会有较大的漏电；串联二极管的存在达林顿效应，其分压的效果随二极管个数增加明显下降，三个及以上的二极管串联分压效果不明显；此外，分压点的电位可能无法精确调制，存在对NMOS管的栅极氧化层可靠性退化的风险。
技术实现思路
鉴于以上所述现有技术的缺点，本技术的目的在于提供一种衬底触发的GGNMOS管和静电保护电路，用于解决现有技术中GGNMOS静电保护器注入制程工艺复杂、响应速度慢、非一致触发以及分压电路设计不合理的问题。为实现上述目的，本技术采用新颖的版图设计方法，并采用电路分压结构从衬底触发GGNMOS，可以降低GGNMOS开启电压，使ESD保护器件快速有效进入工作。具体的方案如下：一种衬底触发的GGNMOS管，包括：P型半导体衬底；器件区，位于所述P型半导体衬底表面，所述器件区内形成至少两个NMOS管，所述NMOS管的栅极为条状结构；互连区，位于所述P型半导体衬底表面，且对称设置于所述器件区外围的两侧，所述互连区与所述NMOS管的栅极平行；衬底触发区，位于所述P型半导体衬底表面，且对称设置于所述器件区外围的两侧，并位于所述互连区之间，所述衬底触发区与所述NMOS管的栅极垂直。于本技术的一实施方式中，所述GGNMOS管的栅极包括NMOS管中并列的多个条状结构的栅极，所述GGNMOS管的源极包括NMOS管中并列的多个条状结构的源极，所述GGNMOS管的漏极包括NMOS管中并列且共用的多个条状结构的漏极。于本技术的一实施方式中，所述互连区与所述器件区之间、所述衬底触发区与所述器件区之间均留有间距。于本技术的一实施方式中，所述P型半导体衬底表面还设有绝缘隔离所述器件区和所述互连区的浅沟槽区。于本技术的一实施方式中，所述互连区的掺杂类型与所述P型半导体衬底相同。于本技术的一实施方式中，所述互连区的掺杂浓度高于所述P型半导体衬底的掺杂浓度。本技术还提供一种静电保护电路，包括：焊盘，适于接收静电脉冲；如上所述的GGNMOS管；分压控制电路，包括一个NMOS管和与其串联的至少一个PMOS管，其中，靠近所述焊盘的所述PMOS管的漏极连接所述焊盘，靠近所述NMOS管的所述PMOS管的源极与自身的栅极、所述NMOS管的漏极及所述NMOS管的栅极相连接，所述NMOS管的漏极及栅极均连接所述GGNMOS管，所述NMOS管的源极接地。于本技术的一实施方式中，所述分压控制电路包括多个依次串联的PMOS管，所述PMOS管的源极与自身的栅极相连接，且与相邻的所述PMOS管的漏极相连接。于本技术的一实施方式中，所述GGNMOS管的栅极和源极相连接并接地，所述GGNMOS管的漏极连接所述焊盘，所述GGNMOS管的衬底连接所述NMOS管的漏极。如上所述，本技术的衬底触发的GGNMOS管和静电保护电路，具有以下有益效果：1、NMOS管的版图布局将P+源边分离用作衬底触发，并不浪费多余的面积；此外，衬底触发区与互连区的距离可以调节，实现衬底电阻的调节，保证得到精确的触发电位。2、取消ESD光罩，减少光刻、注入制程，以及降低ESD注入所引入的漏电。3、衬底触发带来更加均匀的电场，使得NMOS管的各个指条一致性触发/开启，采用衬底触发区和互连区分离，利用衬底电阻轻松实现衬底分压。4、分压控制电路结构让器件的响应速率不受电路影响，实现高速开启；该结构可以用作电源和地之间的ESD保护以及IO独立的ESD保护，并且在制程中有很好的兼容性，适用于28nm及以上的CMOS制程5、分压控制电路部分的版图布局可以独立于GGNMOS管之外，并在IO设计中利用剩余空间安排设计，实现电性能连接即可，不浪费多余的面积。附图说明图1为现有技术中的多指条形GGNMOS管的版图布局俯视图。图2为图1的剖视图。图3为现有技术中的多指条形GGNMOS管的等效电路工作原理图。图4为现有技术中的ESD注入技术中多指条形GGNMOS管的版图布局俯视图。图5为图4的剖视图。图6为现有技术中的ESD注入技术中多指条形GGNMOS管的等效电路工作原理图。图7为本技术衬底触发的GGNMOS管的版图布局俯视图。图8为图7中沿AA’的横截面图。图9为本技术的静电保护电路结构图。图10为图9的等效电路图。元件标号说明1焊盘2分压控制电路M1PMOS管M2PMOS管M3PMOS管M4NMOS管M5GGNMOS管R衬底电阻TNPN三极管4GGNMOS管41P型半导体衬底42器件区43互连区44衬底触发区45浅沟槽区46栅极47漏极48源极具体实施方式以下由特定的具体实施例说明本技术的实施方式，熟悉此技术的人士可由本本文档来自技高网...

【技术保护点】
一种衬底触发的GGNMOS管，其特征在于，包括：P型半导体衬底；器件区，位于所述P型半导体衬底表面，所述器件区内形成至少两个NMOS管，所述NMOS管的栅极为条状结构；互连区，位于所述P型半导体衬底表面，且对称设置于所述器件区外围的两侧，所述互连区与所述NMOS管的栅极平行；衬底触发区，位于所述P型半导体衬底表面，且对称设置于所述器件区外围的两侧，并位于所述互连区之间，所述衬底触发区与所述NMOS管的栅极垂直。

【技术特征摘要】
1.一种衬底触发的GGNMOS管，其特征在于，包括：P型半导体衬底；器件区，位于所述P型半导体衬底表面，所述器件区内形成至少两个NMOS管，所述NMOS管的栅极为条状结构；互连区，位于所述P型半导体衬底表面，且对称设置于所述器件区外围的两侧，所述互连区与所述NMOS管的栅极平行；衬底触发区，位于所述P型半导体衬底表面，且对称设置于所述器件区外围的两侧，并位于所述互连区之间，所述衬底触发区与所述NMOS管的栅极垂直。2.根据权利要求1所述的衬底触发的GGNMOS管，其特征在于，所述GGNMOS管的栅极包括NMOS管中并列的多个条状结构的栅极，所述GGNMOS管的源极包括NMOS管中并列的多个条状结构的源极，所述GGNMOS管的漏极包括NMOS管中并列且共用的多个条状结构的漏极。3.根据权利要求1所述的衬底触发的GGNMOS管，其特征在于，所述互连区与所述器件区之间、所述衬底触发区与所述器件区之间均留有间距。4.根据权利要求1所述的衬底触发的GGNMOS管，其特征在于，所述P型半导体衬底表面还设有绝缘隔离所述器件区和所述互连区的浅沟槽区。5.根据权利要求1所...

【专利技术属性】
技术研发人员：雷玮，刘婷婷，李宏伟，
申请(专利权)人：中芯国际集成电路制造北京有限公司，中芯国际集成电路制造上海有限公司，
类型：新型
国别省市：北京;11