【技术实现步骤摘要】
本专利技术是有关于一种封装结构的制作方法，且特别是有关于一种嵌入式元件封装结构的制作方法。
技术介绍
一般而言，线路基板主要是由多层经过图案化的线路层(patternedcircuitlayer)以及介电层(dielectriclayer)交替叠合所构成。其中，图案化线路层是由铜箔层(copperfoil)经过微影与腐蚀加工定义形成，而介电层配置在图案化线路层之间，用以隔离图案化线路层。此外，相叠的图案化线路层之间是通过贯穿介电层的镀通孔(PlatingThroughHole,简称：PTH)或导电孔道(conductivevia)而彼此电性连接。最后，在线路基板的表面配置各种电子元件(例如，主动元件或被动元件)，并通过内部线路的电路设计而达到电子信号传递(electricalsignalpropagation)的目的。然而，随着市场对于电子产品需具有轻薄短小且携带方便的需求，因此在目前的电子产品中，是将原先焊接在线路基板上的电子元件设计为可埋设在线路基板内部的嵌入式元件，如此可以增加基板表面的布局面积，以达到电子产品薄型化的目的。在现有嵌入式元件封装结构的制作过程中，通常是先在介电层形成通孔或盲孔，再将单一个元件内埋在前述通孔或盲孔。因此，在使多个元件内埋在同一层介电层或不同层介电层时，需反复进行形成通孔或盲孔在介电层以及将元件内埋在前述通孔或盲孔等步骤，不仅制作流程复杂，亦会造成材料的耗费。此外，内埋元...
【技术保护点】
一种嵌入式元件封装结构的制作方法，其特征在于，包括：提供具有相对两表面的载板，该载板具有位于该两表面的其中一者上的至少两对位柱；将堆叠元件模块设置在具有该至少两对位柱的该表面上，其中该堆叠元件模块位于该至少两对位柱之间；提供线路基板，包括第一介电层，其中该第一介电层具有相对的第一表面与第二表面、位于该第二表面的至少两对位孔以及贯穿该第一表面与该第二表面的贯穿开口及至少一导通孔；以及使各该对位柱对准于对应的该对位孔，并将该线路基板设置在该载板上，以令各该对位柱嵌入对应的该对位孔，且该堆叠元件模块埋设在该贯穿开口内。
【技术特征摘要】
1.一种嵌入式元件封装结构的制作方法，其特征在于，包括：
提供具有相对两表面的载板，该载板具有位于该两表面的其中一者上的
至少两对位柱；
将堆叠元件模块设置在具有该至少两对位柱的该表面上，其中该堆叠元
件模块位于该至少两对位柱之间；
提供线路基板，包括第一介电层，其中该第一介电层具有相对的第一表
面与第二表面、位于该第二表面的至少两对位孔以及贯穿该第一表面与该第
二表面的贯穿开口及至少一导通孔；以及
使各该对位柱对准于对应的该对位孔，并将该线路基板设置在该载板上，
以令各该对位柱嵌入对应的该对位孔，且该堆叠元件模块埋设在该贯穿开口
内。
2.根据权利要求1所述的嵌入式元件封装结构的制作方法，其特征在于，
该堆叠元件模块的制作方法包括：
a、提供核心板，包括核心介电层与位于该核心介电层上的核心金属层；
b、图案化该核心金属层以形成核心线路层，并形成多个贯孔在该核心介
电层；
c、形成胶层在该核心介电层上，其中该胶层与该核心线路层位于该核心
介电层的相对两侧，且该胶层覆盖该些贯孔；
d、将多个元件分别设置在该些贯孔内，且由该胶层所固定；
e、形成增层结构在该核心介电层上，并覆盖该核心线路层、该些贯孔及
该些元件；
重复上述步骤a至e，以分别形成第一封装体与第二封装体；以及
利用该第一封装体与该第二封装体形成多个该堆叠元件模块。
3.根据权利要求2所述的嵌入式元件封装结构的制作方法，其特征在于，
利用该第一封装体与该第二封装体以形成多个该堆叠元件模块的制作方法包
括：
单体化该第一封装体以形成多个第一封装单元；
单体化该第二封装体以形成多个第二封装单元；
翻转该些第二封装单元，使各该第二封装单元的该胶层朝向对应的该第
\t一封装单元的该胶层；以及
移除各该第二封装单元的该胶层，并使各该第一封装单元叠置于对应的
该第二封装单元上，其中各该第一封装单元的该胶层连接对应的该第二封装
单元的该核心介电层。
4.根据权利要求2所述的嵌入式元件封装结构的制作方法，其特征在于，
所述步骤e形成该增层结构在该核心介电层上，并覆盖该核心线路层、该些
贯孔及该些元件的制作方法，包括：
提供增层介电层与增层金属层，其中该增层金属层位于该增层介电层的
表面上；
使该增层介电层压合至该核心介电层，以令该增层介电层覆盖该核心线
路层、该些贯孔及该些元件；以及
图案化该增层金属层以形成增层线路层，并形成多...
【专利技术属性】
技术研发人员：余丞博，陈盈儒，
申请(专利权)人：欣兴电子股份有限公司，
类型：发明
国别省市：中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。