移位寄存器及其驱动方法、驱动电路和显示装置制造方法及图纸

本发明专利技术公开了一种移位寄存器及其驱动方法、驱动电路和显示装置，所述移位寄存器包括上拉单元、下拉单元以及输出单元，所述上拉单元分别与第一输入端、第一信号端、第一电压端、下拉节点以及上拉节点连接，所述下拉单元分别与第二输入端、第二电压端、第一电压端、上拉节点以及下拉节点连接，所述输出单元分别与第一电压端、第二信号端、输出端、下拉节点以及上拉节点连接。本发明专利技术提供的移位寄存器根据所述第一输入端、所述第二输入端、第一电压端、第二电压端、所述第一信号端以及所述第二信号端的输入信号控制所述输出端的输出信号，减少了时钟信号的数量，从而提高了驱动效率，降低了产品成本。

【技术实现步骤摘要】

本专利技术涉及显示
，尤其涉及一种移位寄存器及其驱动方法、驱动电路和显示装置。
技术介绍
随着有源矩阵有机发光二极体(Active-MatrixOrganicLightEmittingDiode，AMOLED)技术的不断发展，通过控制发光占空比的方式调制有源矩阵有机发光二极体亮度的技术日趋成熟。现有技术将发光控制移位寄存器整合至扫描控制移位寄存器的结构之中，导致时钟信号的数量增加，从而降低了驱动效率，提高了产品成本。
技术实现思路
为解决上述问题，本专利技术提供一种移位寄存器及其驱动方法、驱动电路和显示装置，用于解决现有技术将发光控制移位寄存器整合至扫描控制移位寄存器的结构之中，导致时钟信号的数量增加的问题。为此，本专利技术提供一种移位寄存器，包括：上拉单元，分别与第一输入端、第一信号端、第一电压端、下拉节点以及上拉节点连接，用于根据所述第一输入端、所述第一电压端和所述第一信号端的输入信号以及所述下拉节点的电位控制所述上拉节点的电位；下拉单元，分别与第二输入端、第二电压端、第一电压端、上拉节点以及下拉节点连接，用于根据所述第二输入端、所述第二电压端、所述第一电压端的输入信号和所述上拉节点的电位控制所述下拉节点的电位；输出单元，分别与第一电压端、第二信号端、输出端、下拉节点以及上拉节点连接，用于根据所述第一电压端、第二信号端的输入信号以及所述下拉节点和所述上拉节点的电位控制所述输出端的输出信号。可选的，所述输出单元包括：第一输出模块，分别与第一电压端、输出端以及下拉节点连接，用于根据所述第一电压端的输入信号和所述下拉节点的电位控制所述输出端的输出信号；第二输出模块，分别与第二信号端、输出端以及上拉节点连接，用于根据所述第二信号端的输入信号和所述上拉节点的电位控制所述输出端的输出信号。可选的，所述上拉模块包括第一晶体管和第六晶体管；所述第一晶体管的栅极与所述上拉节点连接，所述第一晶体管的第一极与所述下拉节点连接，所述第一晶体管的第二极与所述第一电压端连接；所述第六晶体管的栅极与所述第一信号端连接，所述第六晶体管的第一极与所述第一输入端连接，所述第六晶体管的第二极与所述上拉节点连接。可选的，所述下拉模块包括第二晶体管和第五晶体管；所述第二晶体管的栅极与所述下拉节点连接，所述第二晶体管的第一极与所述第一电压端连接，所述第二晶体管的第二极与所述上拉节点连接；所述第五晶体管的栅极与所述第二输入端连接，所述第五晶体管的第一极与所述第二电压端连接，所述第五晶体管的第二极与所述下拉节点连接。可选的，所述第一输出模块包括第三晶体管和第一电容；所述第三晶体管的栅极与所述下拉节点连接，所述第三晶体管的第一极与所述第一电压端连接，所述第三晶体管的第二极与所述输出端连接；所述第一电容并联于所述下拉节点与所述第一电压端之间。可选的，所述第二输出模块包括第四晶体管和第二电容；所述第四晶体管的栅极与所述上拉节点连接，所述第四晶体管的第一极与所述输出端连接，所述第四晶体管的第二极与所述第二信号端连接；所述第二电容并联于所述上拉节点与所述输出端之间。本专利技术还提供一种移位寄存器的驱动方法，所述移位寄存器包括上述任一所述的移位寄存器，所述第一电压端为高电平，所述第二电压端为低电平，所述驱动方法包括：第一阶段，所述第一输入端的输入信号为高电平，所述第二输入端的输入信号为低电平，所述第一信号端的输入信号为低电平，所述第二信号端的输入信号为高电平，以使所述上拉单元控制所述上拉节点为高电平，所述下拉单元控制所述下拉节点为低电平，所述输出单元控制所述输出端输出高电平；第二阶段，所述第一输入端的输入信号为高电平，所述第二输入端的输入信号为低电平，所述第一信号端的输入信号为高电平，所述第二信号端的输入信号为低电平，以使所述上拉单元控制所述上拉节点为高电平，所述下拉单元控制所述下拉节点为低电平，所述输出单元控制所述输出端输出高电平；第三阶段，所述第一输入端的输入信号为低电平，所述第二输入端的输入信号为高电平，所述第一信号端的输入信号为低电平，所述第二信号端的输入信号为高电平，以使所述上拉单元控制所述上拉节点为低电平，所述下拉单元控制所述下拉节点为高电平，所述输出单元控制所述输出端输出高电平；第四阶段，所述第一输入端的输入信号为高电平，所述第二输入端的输入信号为高电平，所述第一信号端的输入信号为高电平，所述第二信号端的输入信号为低电平，以使所述上拉单元控制所述上拉节点为低电平，所述下拉单元控制所述下拉节点为高电平，所述输出单元控制所述输出端输出低电平；第五阶段，所述第一输入端的输入信号为高电平，所述第二输入端的输入信号为低电平，所述第一信号端的输入信号为低电平，所述第二信号端的输入信号为高电平，以使所述上拉单元控制所述上拉节点为高电平，所述下拉单元控制所述下拉节点为低电平，所述输出单元控制所述输出端输出高电平；第六阶段，所述第一输入端的输入信号为高电平，所述第二输入端的输入信号为低电平，所述第一信号端的输入信号为高电平，所述第二信号端的输入信号为低电平，以使所述上拉单元控制所述上拉节点为高电平，所述下拉单元控制所述下拉节点为低电平，所述输出单元控制所述输出端输出高电平。可选的，还包括：第七阶段，所述第一输入端的输入信号为高电平，所述第二输入端的输入信号为高电平，所述第一信号端的输入信号为低电平，所述第二信号端的输入信号为高电平，以使所述上拉单元控制所述上拉节点为高电平，所述下拉单元控制所述下拉节点为低电平，所述输出单元控制所述输出端输出高电平；第八阶段，所述第一输入端的输入信号为高电平，所述第二输入端的输入信号为高电平，所述第一信号端的输入信号为高电平，所述第二信号端的输入信号为低电平，以使所述上拉单元控制所述上拉节点为高电平，所述下拉单元控制所述下拉节点为低电平，所述输出单元控制所述输出端输出高电平。可选的，所述第六阶段与所述第七阶段之间包括：以第一预定次数重复执行所述第五阶段与所述第六阶段的步骤。可选的，还包括：以第二预定次数重复执行所述第五阶段、所述第六阶段、所述第七阶段以及所述第八阶段的步骤。本专利技术还提供一种驱动电路，包括上述任一所述的移位寄存器。本专利技术还提供一种显示装置，包本文档来自技高网...

【技术保护点】
一种移位寄存器，其特征在于，包括：上拉单元，分别与第一输入端、第一信号端、第一电压端、下拉节点以及上拉节点连接，用于根据所述第一输入端、所述第一电压端和所述第一信号端的输入信号以及所述下拉节点的电位控制所述上拉节点的电位；下拉单元，分别与第二输入端、第二电压端、第一电压端、上拉节点以及下拉节点连接，用于根据所述第二输入端、所述第二电压端、所述第一电压端的输入信号和所述上拉节点的电位控制所述下拉节点的电位；输出单元，分别与第一电压端、第二信号端、输出端、下拉节点以及上拉节点连接，用于根据所述第一电压端、第二信号端的输入信号以及所述下拉节点和所述上拉节点的电位控制所述输出端的输出信号。

【技术特征摘要】
1.一种移位寄存器，其特征在于，包括：
上拉单元，分别与第一输入端、第一信号端、第一电压端、下
拉节点以及上拉节点连接，用于根据所述第一输入端、所述第一电
压端和所述第一信号端的输入信号以及所述下拉节点的电位控制所
述上拉节点的电位；
下拉单元，分别与第二输入端、第二电压端、第一电压端、上
拉节点以及下拉节点连接，用于根据所述第二输入端、所述第二电
压端、所述第一电压端的输入信号和所述上拉节点的电位控制所述
下拉节点的电位；
输出单元，分别与第一电压端、第二信号端、输出端、下拉节
点以及上拉节点连接，用于根据所述第一电压端、第二信号端的输
入信号以及所述下拉节点和所述上拉节点的电位控制所述输出端的
输出信号。
2.根据权利要求1所述的移位寄存器，其特征在于，所述输出
单元包括：
第一输出模块，分别与第一电压端、输出端以及下拉节点连接，
用于根据所述第一电压端的输入信号和所述下拉节点的电位控制所
述输出端的输出信号；
第二输出模块，分别与第二信号端、输出端以及上拉节点连接，
用于根据所述第二信号端的输入信号和所述上拉节点的电位控制所
述输出端的输出信号。
3.根据权利要求1所述的移位寄存器，其特征在于，所述上拉
模块包括第一晶体管和第六晶体管；
所述第一晶体管的栅极与所述上拉节点连接，所述第一晶体管
的第一极与所述下拉节点连接，所述第一晶体管的第二极与所述第
一电压端连接；
所述第六晶体管的栅极与所述第一信号端连接，所述第六晶体
管的第一极与所述第一输入端连接，所述第六晶体管的第二极与所
述上拉节点连接。
4.根据权利要求1所述的移位寄存器，其特征在于，所述下拉
模块包括第二晶体管和第五晶体管；
所述第二晶体管的栅极与所述下拉节点连接，所述第二晶体管
的第一极与所述第一电压端连接，所述第二晶体管的第二极与所述
上拉节点连接；
所述第五晶体管的栅极与所述第二输入端连接，所述第五晶体
管的第一极与所述第二电压端连接，所述第五晶体管的第二极与所
述下拉节点连接。
5.根据权利要求2所述的移位寄存器，其特征在于，所述第一
输出模块包括第三晶体管和第一电容；
所述第三晶体管的栅极与所述下拉节点连接，所述第三晶体管
的第一极与所述第一电压端连接，所述第三晶体管的第二极与所述
输出端连接；
所述第一电容并联于所述下拉节点与所述第一电压端之间。
6.根据权利要求2所述的移位寄存器，其特征在于，所述第二
输出模块包括第四晶体管和第二电容；
所述第四晶体管的栅极与所述上拉节点连接，所述第四晶体管
的第一极与所述输出端连接，所述第四晶体管的第二极与所述第二
信号端连接；
所述第二电容并联于所述上拉节点与所述输出端之间。
7.一种移位寄存器的驱动方法，其特征在于，所述移位寄存器
包括权利要求1-6任一所述的移位寄存器，所述第一电压端为高电
平，所述第二电压端为低电平，所述驱动方法包括：
第一阶段，所述第一输入端的输入信号为高电平，所述第二输
入端的输入信号为低电平，所述第一信号端的输入信号为低电平，
所述第二信号端的输入信号为高电平，以使...

【专利技术属性】
技术研发人员：马占洁，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京;11