集成电路制造技术

提供了一种集成电路(IC)。所述集成电路包括第一电路、第一阱和第二阱。第一电路设置在基板上并且构造成在第一电压逻辑电平与第二电压逻辑电平之间移位第一比特信号。第一阱设置在基板上的单元中并且偏置到第一电压。第一阱与单元的第一边缘分隔开。第二阱设置在单元中并且偏置到第二电压。第二阱设置成接触单元的与第一边缘相对的第二边缘。第一电路包括分别设置在第一阱和第二阱中的多个晶体管。

【技术实现步骤摘要】
本申请要求于2015年9月24日在韩国知识产权局提交的第10-2015-0135554号韩国专利申请的优先权，所述韩国专利申请的公开内容通过引用全部包含于此。
专利技术构思涉及一种集成电路(IC)和一种包括该集成电路的半导体装置，更具体地，涉及一种包括多电压电路的IC。
技术介绍
由于半导体工艺技术的进展，晶体管的尺寸已经逐步减小，因此更多数量的晶体管可集成到单个半导体装置中。系统级芯片(SoC)是将计算机或其他电子系统的所有元件集成到单个芯片中的IC。SoC可用于执行各种小的应用程序。随着通过应用程序执行的操作的数量和复杂度增加，在每个半导体装置内需要更多数量的元件。然而，增加元件的数量也增大了装置消耗的功率的量。包括在每个半导体装置中的元件可以用不同的供电电压来驱动。可通过切断向半导体装置中的相应的一个半导体装置内的不用的元件施加一个供电电压来减小功耗。
技术实现思路
专利技术构思的至少一个实施例提供了一种IC和一种包括该IC的半导体装置，所述IC包括具有减小的面积和功耗的多电压电路。专利技术构思的至少一个实施例提供了一种通过使用多电压电路来产生IC的布局的方法。根据专利技术构思的示例性实施例，提供了一种包括至少一个块的集成电路(IC)，所述至少一个块包括设置在所述至少一个块的边缘上的第一单元。第一单元包括第一电路、第一阱、第二阱。第一电路构造成在第一电压逻辑电平与第二电压逻辑电平之间移位第一比特信号。第一阱偏置到第一电压。第一阱与第一单元的第一边缘分隔开。第二阱偏置到第二电压。第二阱设置成接触第一单元的与第一边缘相对的第二边缘。第一单元的第一边缘接触所述至少一个块的所述边缘。第一电路包括分别设置在第一阱和第二阱中的多个晶体管。根据专利技术构思的示例性实施例，提供了一种包括第一电路、第二电路和第一阱至第三阱的集成电路(IC)。第一电路设置在基板上并且构造成在第一电压逻辑电平与第二电压逻辑电平之间移位第一比特信号。第二电路设置在基板上并且构造成在第一电压逻辑电平与第二电压逻辑电平之间移位第二比特信号。第一阱设置在基板上的单元中并偏置到第一电压。第一阱与单元的第一边缘分隔开。第二阱和第三阱偏置到与第一电压不同的第二电压。第二阱接触第一边缘，第三阱接触单元的第二边缘。第一电路和第二电路均包括设置在第一阱中的多个晶体管中的至少一个和设置在第二阱中的多个晶体管中的至少一个。根据专利技术构思的示例性实施例，提供了一种集成电路(IC)，所述集成电路包括设置在基板上并且构造成在第一逻辑电平与第二逻辑电平之间移位第一信号的电压电平移位器、设置在基板上的单元中并且偏置到第一电压的第一掺杂区以及设置在单元中并且偏置到第二电压的第二掺杂区。第一掺杂区的第一边缘与单元的第一边缘分隔开第一距离。第一掺杂区的第二相对边缘与单元的第二相对边缘分隔开第二距离。第一距离小于第二距离。第二掺杂区的边缘接触第一单元的第二边缘。电压电平移位器包括设置在第一掺杂区中的第一晶体管和设置在第二掺杂区中的第二晶体管。附图说明通过下面结合附图的详细描述，将更清楚地理解专利技术构思的示例性实施例，在附图中：图1是示出根据专利技术构思的示例性实施例的多电压电路的示例的图；图2是示出根据专利技术构思的示例性实施例的图1的电压电平移位器设置在基板上的布局的示例的图；图3A是根据专利技术构思的示例性实施例的电压电平移位器的框图；图3B是示出图3A的电压电平移位器设置在基板上的布局的示例的图；图4A是根据专利技术构思的示例性实施例的电压电平移位器的框图；图4B是示出图4A的电压电平移位器设置在基板上的布局的示例的图；图5A是根据专利技术构思的示例性实施例的电压电平移位器的框图；图5B是示出图5A的电压电平移位器设置在基板上的布局的示例的图；图6是示出根据专利技术构思的示例性实施例的图1的电压电平移位器设置在基板上的布局的示例的图；图7是示意性地示出包括具有多个块的IC的半导体装置的图；图8A和图8B是示出根据专利技术构思的示例性实施例的电压电平移位器的设置在块的边缘上的单位单元的图；图9是示出根据专利技术构思的示例性实施例的图3A的电压电平移位器设置在基板上的布局的示例的图；图10是示出根据专利技术构思的示例性实施例的图4A的电压电平移位器设置在基板上的布局的示例的图；图11是示出根据专利技术构思的示例性实施例的图5A的电压电平移位器设置在基板上的布局的示例的图；图12是示出根据专利技术构思的示例性实施例的图4A的电压电平移位器设置在基板上的布局的示例的图；图13是示出根据专利技术构思的示例性实施例的图5A的电压电平移位器设置在基板上的布局的示例的图；图14A是根据专利技术构思的示例性实施例的电压电平移位器的框图；图14B是示出图14A的电压电平移位器设置在基板上的布局的示例的图；图15是示出根据专利技术构思的示例性实施例的产生IC的布局的方法的流程图；图16是示出根据专利技术构思的示例性实施例的图15的操作S200的示例的流程图；图17是示出根据专利技术构思的示例性实施例的图16的操作S210的示例的流程图；图18是示出根据专利技术构思的示例性实施例的计算机可读存储介质的框图；图19是示出根据专利技术构思的示例性实施例的计算系统的框图。具体实施方式图1是示出根据专利技术构思的示例性实施例的多电压电路的示例的图。多电压电路是供应有多个不同的供电电压的电路，并且将在下面被描述为电压电平移位器100。然而，专利技术构思不限于此。例如，专利技术构思可应用于诸如隔离单元和保持寄存器的不同于电压电平移位器100的多电压电路。另外，图1中示出的电路仅是电压电平移位器100的示例，电压电平移位器100可包括与图1的电路不同的电路。包括在半导体装置中的IC可处理数字信号、模拟信号或者它们的组合信号。用于处理数字信号的IC的示例可包括处理器、存储控制器、硬件编码器、硬件解码器和接口块。用于处理数字信号的IC可基于数字信号线的电压(例如，基于低电压状态或高电压状态)来处理数字信号。与数字信号对应的低电压电平和高电压电平可通过电压逻辑电平来限定，不同的电压逻辑电平可分别限定不同的低电压电平和/或高电压电平。用于处理数字信号的IC可形成在基板上以包括多个单位单元。所述多个单位单元中的一个可与包括在IC中的特定电路对应并且可包括特定电路的布局。半导体设计工具可根据制造IC的半导体工艺来提供标准单元，标准单元可具有特定高度以改善设置效率。在实施例中，电压电平移位器100使信号在彼此不同的第一电压逻辑电平与第二电压逻辑电平之间移位。即，电压电平移位器100可将基于第一电压逻辑电平的信号转变成基于第二电压逻辑电平的信号或者可将基于第二电压逻辑电平的信号转变成基于第一电压逻辑电平的信号。例如，电压电平移位器100可将具有0V的低电压电平和1.8V的高电压电平的信号转变成具有0V的低电压电平和3.3V的高电压电平的信号。电压电平移位器100可用于在用不同的供电电压驱动的半导体装置之间传输信号，或者可用于将从半导体装置的外部接收的信号传输到半导体装置的内部。可选择地，电压电平移位器100可用于在半导体装置中的用不同的供电电压驱动的块(例如，电路)之间传输信号。为了执行这样的操作，电压电平移位器100可用产生输入信号的电路的供电电压和将向其传输输出信号的电路的供电电压来供电。参照图1，电压电平移位本文档来自技高网...

【技术保护点】
一种集成电路，所述集成电路包括：至少一个块，包括设置在所述至少一个块的边缘上的第一单元，其中，第一单元包括：第一电路，构造成在第一电压逻辑电平与第二电压逻辑电平之间移位第一比特信号；第一阱，偏置到第一电压，其中，第一阱与第一单元的第一边缘分隔开；第二阱，偏置到第二电压，其中，第二阱设置成接触第一单元的与第一边缘相对的第二边缘，其中，第一单元的第一边缘接触所述至少一个块的所述边缘，其中，第一电路包括分别设置在第一阱和第二阱中的多个晶体管。

【技术特征摘要】
2015.09.24 KR 10-2015-01355541.一种集成电路，所述集成电路包括：至少一个块，包括设置在所述至少一个块的边缘上的第一单元，其中，第一单元包括：第一电路，构造成在第一电压逻辑电平与第二电压逻辑电平之间移位第一比特信号；第一阱，偏置到第一电压，其中，第一阱与第一单元的第一边缘分隔开；第二阱，偏置到第二电压，其中，第二阱设置成接触第一单元的与第一边缘相对的第二边缘，其中，第一单元的第一边缘接触所述至少一个块的所述边缘，其中，第一电路包括分别设置在第一阱和第二阱中的多个晶体管。2.如权利要求1所述的集成电路，其中，第一阱与第一边缘之间的距离是基于阱对阱空间规则的距离的一半或更多。3.如权利要求1所述的集成电路，其中，所述至少一个块还包括与第一单元相邻地设置并且具有第二边缘作为边界的第二单元。4.如权利要求1所述的集成电路，其中，第一单元还包括构造成在第一电压逻辑电平与第二电压逻辑电平之间移位第二比特信号的第二电路，第二电路包括分别设置在第一阱和第二阱中的多个晶体管。5.如权利要求4所述的集成电路，其中，第一单元还包括：第三电路，构造成在第一电压逻辑电平与第二电压逻辑电平之间移位第三比特信号；第四电路，构造成在第一电压逻辑电平与第二电压逻辑电平之间移位第四比特信号，其中，第三电路和第四电路均包括分别设置在第一阱和第二阱中的多个晶体管。6.如权利要求1所述的集成电路，其中，第一单元还包括：第一多位电路，构造成在第一电压逻辑电平与第二电压逻辑电平之间移位N个比特信号，第一多位电路包括第一位电路；第二多位电路，构造成在第一电压逻辑电平与第二电压逻辑电平之间移位N个比特信号，其中，第一多位电路和第二多位电路均包括分别设置在第一阱和第二阱中的多个晶体管，其中，N是大于2的整数。7.如权利要求1所述的集成电路，其中，第一单元的在与第一边缘和第二边缘平行的第一方向上的长度是基于制造集成电路的半导体工艺的标准单元的在第一方向上的长度的整数倍。8.如权利要求1所述的集成电路，其中，第二阱的面积基于出现在接触第二边缘的其他单元中的阱邻近效应来确定。9.如权利要求1所述的集成电路，其中，第一单元还包括沿第一边缘形成的终端栅极线，终端栅极线接触第一边缘，终端栅极线具有比所述多个晶体管中的每条栅极线的宽度宽的宽度。10.一种集成电路，所述集成电路包括：第一电路，设置在基板上并且构造成在第一电压逻辑电平与第二电压逻辑电平之间移位第一比特信号；第二电路，设置在基板上并且构造成在第一电压逻辑电平与第二电压逻辑电平之间移位第二比特信号；第一阱，设置在基板上的单元中并偏置到第一电压，其中，第一阱与单元的第一边缘分隔开；第二阱和第三阱，设置在单元中并偏置到与第一电压不同的第二电压，其中，第二阱接触第一边缘，第三阱接触单元的与第一边缘相对的第二边缘，其中，第一电路和第二电路均包括设置在第一阱中的多个晶体管中的至少一个和设置在第二阱中的多个晶体管中的至少一个。11.如权利要求10所述的集成电...

【专利技术属性】
技术研发人员：李达熙，徐在禹，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR