S波段分段式多进制chirp调制无线通信系统及其通信方法技术方案

本发明专利技术涉及一种该S波段分段式多进制chirp调制无线通信系统，包括发射机和接收机，接收机接收来自发射机的发射信号；发射机包括FPGA、系统时钟、高速DDS单元、射频本振单元、混频器、功率放大器、天线；FPGA驱动高速DDS单元产生chirp编码信号，射频本振单元产生的本振信号，chirp编码信号与本振信号经混频器进行混频处理，混频处理将chirp编码信号的频谱搬移到2-4GHz频段，混频处理后送入功率放大器进行放大，放大后的信号由天线发射；FPGA，根据用户自定义数据要求进制进行编码并选择发射带宽和频段间隔；用户自定义数据包括数字进制、编码带宽、编码分段间隔和发射频段；系统时钟给高速DDS单元和FPGA提供时钟频率。

【技术实现步骤摘要】

本专利技术涉及一种S波段分段式多进制chirp调制无线通信系统及其通信方法，属通信

技术介绍
随着人们对大容量、高速、高安全性、高可靠性的无线通信的需求的不断增长，人们不得不在过度拥挤且十分有限的无线频谱上寻找新型技术。Chirp扩频技术是Chirp通信的核心技术。1962年，由Winkler提起，Chirp扩频技术才开始应用于通信领域。但是Winkler当时只提出了想法，而并没有针对这一想法给出完整的系统实现方案。直到1966年，Hata发现Chirp扩频信号具有对多普勒频偏免疫的特性，提出了利用Chirp扩频信号进行数据传输的系统方案，但由于当时还没有较好的产生Chirp信号的办法，所以该方案没能付诸实现。直到1973年，Bush首次提出了使用声表面波(SurfaceAcousticWave，简称SAW)器件产生Chirp信号的方法。自此以后，Chirp扩频通信的研究者们开始大量采用了这种成本低廉的模拟设备来产生Chirp信号。2000年以后，Chirp扩频技术受到越来越多的组织和厂商关注。在2005年3月，经IEEE802.15TG4a(低速率无线局域网标准化工作组)投票，一致通过将基于Chirp的超宽带技术作为IEEE802.15.4a物理层标准的最后两个备选方案之一。2007年3月，在IEEE委员会公布的正式的IEEE802.15.4a物理层标准中，Chirp扩频技术成为可选方案之一。目前用于Chirp超宽带通信的调制方法可分为两大类，二进制正交键控(BinaryOrthogonalKeying，BOK)调制和直接调制(DirectModulation，DM)。两种调制方法完全不同：在BOK中，Chirp信号被用于表示调制后的符号；而在DM中，Chirp信号仅用于扩展已调信号的频谱。
技术实现思路
本专利技术的目的在于客服现有技术存在的不足，从而提供一种可实现数据高速通信，抗干扰性强，成本低廉，结构设计简单合理的S波段分段式多进制chirp调制无线通信系统及其通信方法。本专利技术为实现上述目的采用的技术方案是：该S波段分段式多进制chirp调制无线通信系统，包括发射机和接收机，接收机接收来自发射机的发射信号；发射机包括FPGA、系统时钟、高速DDS单元、射频本振单元、混频器、功率放大器、天线；FPGA驱动高速DDS单元产生chirp编码信号，射频本振单元产生的本振信号，chirp编码信号与本振信号经混频器进行混频处理，混频处理将chirp编码信号的频谱搬移到2-4GHz频段，混频处理后送入功率放大器进行放大，放大后的信号由天线发射；FPGA，根据用户自定义数据要求进制进行编码并选择发射带宽和频段间隔；用户自定义数据包括数字进制、编码带宽、编码分段间隔和发射频段；系统时钟给高速DDS单元和FPGA提供时钟频率；接收机包括前置低噪声放大器、一级带通滤波器、一级混频器、一级射频本振、多路中频接收单元和信号采集处理系统；前置低噪声放大器对接收到的信号进行放大，一级带通滤波器对放大信号做滤波处理，一级混频器将滤波处理后的信号与射频本振产生的本振信号进行混频，混频处理的信号降低至10MHz-1GHZ频率；经混频处理的信号根据需要的多进制由多路中频接收单元进行选择并分路处理。所述多路中频接收单元的包括若干路中频放大单元，其中任一路中频放大单元由二级带通滤波器、放大器、二级混频器、中频本振单元、高增益对数放大器组成；各中频放大单元的二级带通滤波器的通频带不同；不同通频带的二级带通滤波器对信号频带进行分割，放大器放大分割信号，经放大的分割信号与中频本振单元的信号经二级混频器做降频处理，再经高增益对数放大器传送至信号采集处理系统处理；信号采集处理系统，采用A/D转换进行信号采集，将转换后的信号进行解调，恢复发射机发送的数据。本专利技术所述多路中频接收单元采用模块化设计。本专利技术所述各中频放大单元的中频本振单元产生的信号频率不同。本专利技术所述发射机的射频本振单元采用ADF4350芯片，发射机的混频器采用MAC-85L+混频芯片。发射机的电路采用ADF4350作为本振，配合MAC-85L+混频芯片作为上变频电路，具有调整简单、频点稳定度高、发射频带范围宽等优点，用户可以根据需要在2-4GHz内调整发射频率。本专利技术所述接收机的前置低噪声放大器采用CMA-545+芯片、带通滤波器、混频器采用MAC-85L+混频芯片、射频本振采用ADF4350芯片。接收机的射频部分采用CMA-545+超宽带低噪声放大器，射频本振采用ADF4350作为本振，配合MAC-85L+混频芯片作为下变频电路，具有接收频带宽，噪声系数低等优点。本专利技术所述放大器采用宽带放大器MAR-8A+芯片，放大器作为前置中频放大，配合高增益对数放大器采用AD8306芯片，高增益对数放大器作为后级放大。采用宽带放大器MAR-8A+作为前置中频放大，配合AD8306作为后级放大，可以限制输出幅度，自动调整增益，并同时指示信号强度，避免了后级采样电路因饱和而产生失真。本专利技术所述S波段分段式多进制chirp调制无线通信系统的通讯方法，发射机在发送数据前，FPGA先驱动高速DDS单元产生预设的单点频正弦波，然后以脉冲形式发射出去，以脉宽结束时刻为时间节点，延迟固定时间发送数据，接收机接收到预设脉宽的单点频正弦波信号后，同样以脉宽结束时刻为时间节点，延迟相同时间间隔启动信号处理，完成信号同步。发送数据时，FPGA根据预设的数字进制、编码带宽、编码分段间隔和发射频段，并驱动高速DDS单元将数据转换成分段的chirp编码信号，然后经过混频，放大，送入天线发射。接收机接收来自发射机的信号，并将信号送入前置低噪声放大器进行放大，然后滤波，再由一级混频器将本振信号与接收信号混频，将信号频率降低，随后将接收信号同时通过不同通频带的二级带通滤波器，从而将一路信号分成多个通道，在每个通道中信号与中频本振再经二级混频器混频，将信号降为基带信号，通过A/D数据转换采集变成数字信号，再经过分数阶傅立叶变换，将数据解调出来。本专利技术相比现有技术所具有的优点：1、本专利技术采用多进制分段式chirp信号对原始数据进行编码，相比于传统的PSK，ASK，FSK，本专利技术将发射能量平均分配到各个频段中，使其抗点频干扰能力增强。2、本专利技术所述FPGA采用Spartan6XC6SLX9-2TQG144I并行推动DDS芯片AD9914产生分段chirp信号，FPGA根据预设的数字进制、编码带宽、编码分段间隔和发射频段，驱动高速DDS单元将数据转换成分段chirp信号，具有调频线性度好，频率转换速度高等优点。附图说明图1是本专利技术所述发射机的电路示意图。图2是本专利技术所述高速DDS单元与FPGA连接的电路示意图。图3是本专利技术所述发射机中射频本振单元的电路示意图。图4是本专利技术所述发射机中系统时钟的电路示意图。图5是本专利技术所述接收机的电路示意图。图6是本专利技术所述接收机中一级射频本振的电路示意图。图7是本专利技术所述本文档来自技高网...

【技术保护点】
S波段分段式多进制chirp调制无线通信系统，其特征在于：包括发射机和接收机，接收机接收来自发射机的发射信号；发射机包括FPGA、系统时钟、高速DDS单元、射频本振单元、混频器、功率放大器、天线；FPGA驱动高速DDS单元产生chirp编码信号，射频本振单元产生的本振信号，chirp编码信号与本振信号经混频器进行混频处理，混频处理将chirp编码信号的频谱搬移到2‑4GHz频段，混频处理后送入功率放大器进行放大，放大后的信号由天线发射；FPGA，根据用户自定义数据要求进制进行编码并选择发射带宽和频段间隔；用户自定义数据包括数字进制、编码带宽、编码分段间隔和发射频段；系统时钟给高速DDS单元和FPGA提供时钟频率；接收机包括前置低噪声放大器、一级带通滤波器、一级混频器、一级射频本振、多路中频接收单元和信号采集处理系统；前置低噪声放大器对接收到的信号进行放大，一级带通滤波器对放大信号做滤波处理，一级混频器将滤波处理后的信号与射频本振产生的本振信号进行混频，混频处理的信号降低至10MHz‑1GHZ频率；经混频处理的信号根据需要的多进制由多路中频接收单元进行选择并分路处理；所述多路中频接收单元的包括若干路中频放大单元，其中任一路中频放大单元由二级带通滤波器、放大器、二级混频器、中频本振单元、高增益对数放大器组成；各中频放大单元的二级带通滤波器的通频带不同；不同通频带的二级带通滤波器对信号频带进行分割，放大器放大分割信号，经放大的分割信号与中频本振单元的信号经二级混频器做降频处理，再经高增益对数放大器传送至信号采集处理系统处理；信号采集处理系统，采用A/D转换进行信号采集，将转换后的信号进行解调，恢复发射机发送的数据。...

【技术特征摘要】
1.S波段分段式多进制chirp调制无线通信系统，其特征在于：
包括发射机和接收机，接收机接收来自发射机的发射信号；
发射机包括FPGA、系统时钟、高速DDS单元、射频本振单元、混频器、
功率放大器、天线；
FPGA驱动高速DDS单元产生chirp编码信号，射频本振单元产生的本振信
号，chirp编码信号与本振信号经混频器进行混频处理，混频处理将chirp编
码信号的频谱搬移到2-4GHz频段，混频处理后送入功率放大器进行放大，放
大后的信号由天线发射；
FPGA，根据用户自定义数据要求进制进行编码并选择发射带宽和频段间
隔；用户自定义数据包括数字进制、编码带宽、编码分段间隔和发射频段；
系统时钟给高速DDS单元和FPGA提供时钟频率；
接收机包括前置低噪声放大器、一级带通滤波器、一级混频器、一级射
频本振、多路中频接收单元和信号采集处理系统；
前置低噪声放大器对接收到的信号进行放大，一级带通滤波器对放大信
号做滤波处理，一级混频器将滤波处理后的信号与射频本振产生的本振信号
进行混频，混频处理的信号降低至10MHz-1GHZ频率；经混频处理的信号根据
需要的多进制由多路中频接收单元进行选择并分路处理；
所述多路中频接收单元的包括若干路中频放大单元，其中任一路中频放
大单元由二级带通滤波器、放大器、二级混频器、中频本振单元、高增益对
数放大器组成；各中频放大单元的二级带通滤波器的通频带不同；不同通频
带的二级带通滤波器对信号频带进行分割，放大器放大分割信号，经放大的
分割信号与中频本振单元的信号经二级混频器做降频处理，再经高增益对数

\t放大器传送至信号采集处理系统处理；信号采集处理系统，采用A/D转换进
行信号采集，将转换后的信号进行解调，恢复发射机发送的数据。
2.如权利要求1所述的S波段分段式多进制chirp调制无线通信系统，
其特征是：所述多路中频接收单元采用模块化设计。
3.如权利要求...

【专利技术属性】
技术研发人员：潘博，桂宁，秦鹏，苏广波，
申请(专利权)人：嘉兴国电通新能源科技有限公司，浙江理工大学，
类型：发明
国别省市：浙江;33