堆叠结构的射频功率放大器制造技术

本实用新型专利技术公开了一种堆叠结构的射频功率放大器，包括输入匹配电路，输出宽带匹配电路，偏置电路A，B，以及至少由两层晶体管漏极源极相连堆叠并联组成的功率放大电路；射频信号源通过输入匹配电路连接功率放大电路的底层晶体管的栅极，偏置电路B连接底层晶体管的栅极，底层晶体管的源极接地；偏置电路A通过扼流电阻连接功率放大电路其余每层晶体管的栅极，该栅极通过连接栅极电容接地；最上层的晶体管的漏极通过所述输出宽带匹配电路连接负载。该电路提高了功率放大器的输出阻抗，提高了功率放大器整体的线性度；提高了射频功率放大器的输出级的耐压能力和电流驱动能力，还提高了版图绘制的灵活性。

【技术实现步骤摘要】

本技术涉及一种功率放大器，尤其涉及一种射频功率放大器。
技术介绍
在现代通信系统中，无线设备几乎无处不在，因此，作为无线收发机中的核心模块，射频功率放大器的设计犹为重要。射频功率放大器结构包括多种形式，如线性功率放大器结构和饱和功率放大器结构等，随着无线通信系统所采用的调制方式的不同，对应采用的射频功率放大器则有所不同。例如，现代通信系统为了提供高速率的数据流服务，采用诸如QPSK等调制方式，这要求应用于该系统的功率放大器必须有着较高的线性度和效率。另外，随着便携式设备的功能模块越来越复杂，如果能将各个功能模块集成在同一块芯片上，就能大幅度地缩短芯片的量产与加工时间，因此，如何减小芯片的有效面积和用廉价的工艺在单一芯片上实现整个射频模组具有重要的实际应用意义。然而，由于大多数无线收发机的基带处理部分采用硅工艺，且该工艺是目前最成熟且成本最低的工艺，所以采用硅CMOS工艺是实现全集成的理想方案。不过，由于硅CMOS工艺自身存在着不可克服的物理缺陷，如低击穿电压和低功率密度等。传统的设计方法将多个晶体管并联起来，从而提高整体的电流，然而，如果供电电压太低，会使得功率放大器的输出最佳阻抗变得非常小，使输出匹配电路的设计变得非常困难。在中国专利201510150849.1中，采用共源共栅结构的射频功率放大器结构克服功率级的耐压问题，不过在这种结构中，堆叠的晶体管的栅极与去耦电容相接，从而使该极在交流时呈接地状态。然而，该结构会在输入功率较大时，出现阻抗不匹配的情况，从而使功率不能同向叠加，从而限制了功率放大器的功率输出能力。
技术实现思路
本技术的的目的在于克服现有技术的缺点，而提供一种堆叠结构的射频功率放大器。本技术的具体技术方案为：一种堆叠结构的射频功率放大器，该射频功率放大器包括输入匹配电路，输出宽带匹配电路，偏置电路A，偏置电路B，以及至少由两层晶体管漏极源极相连堆叠并联组成的功率放大电路；其中，射频信号源通过所述输入匹配电路连接所述功率放大电路的最底层的晶体管的栅极，所述偏置电路B连接所述最底层晶体管的栅极，所述最底层晶体管的源极接地；所述偏置电路A通过扼流电阻连接所述功率放大电路的除所述最底层晶体管的其余每层晶体管的栅极，所述其余每层晶体管的栅极通过连接栅极电容接地；所述功率放大电路最上层的晶体管的漏极通过所述输出宽带匹配电路连接负载。本技术方案分别采用分离的偏置电路A，B对各晶体管进行偏置，其中偏置电路B为堆叠在最下层的晶体管提供合适的静态工作点，而偏置电路A为其余每层堆叠的晶体管提供合适的静态工作点。为了使每层晶体管都能够输出最大功率，在每层堆叠的晶体管的栅极加载电容，从而使每层晶体管的输出电压同相等幅叠加，增强了功率放大电路的线性度与功率输出能力，并使从每层晶体管的漏极往负载方向看过去的阻抗为最优阻抗。信号从最上层的晶体管的漏极输出，且经过输出宽带匹配电路，传输到负载端。宽带匹配电路将负载阻抗转换成能使功率放大电路输出最大功率时的最优阻抗。优选地，所述其余每层晶体管的栅极和源极之间连接有电容，如附图2所示。优选地，所述偏置电路A和偏置电路B由一个整合的偏置电路代替，如附图3所示。优选地，所述偏置电路B为电阻与晶体管组成的偏置电路，偏置电路A为电阻分压式偏置电路。偏置电路B为电阻与晶体管组成的偏置电路，精度高且占芯面积小；偏置电路A为电阻分压式偏置，这种偏置方式不仅有着良好的温度抑制系数，且易于集成。优选地，所述功率放大电路中堆叠的晶体管的偏置电压不等分，最上层晶体管的偏置电压最低，最下层晶体管的偏置电压最高，其余每层晶体管的偏置电压介于两者之间，使功率放大电路输出高功率时，各个晶体管的直流电压汇集于一点，从而使各个晶体管在高输出功率时有着一致的静态情况，进而增强了功率放大电路的输出功率和线性度。优选地，电源经滤波电路连接到所述功率放大电路的最上层的晶体管的漏极。优选地，所述滤波电路由滤波电容和扼流电感组成。优选地，所述滤波电路由低频滤波电容、高频滤波电容和扼流电感组成。本技术的有益效果：本技术提供一种并联的堆叠结构的射频功率放大器的电路结构，该电路提高了功率放大器的输出阻抗，从而使输出匹配电路变得容易实现。另外，通过在堆叠的晶体管的栅极连接电容，从而给该极提供一个合适的交流阻抗，进而使每个晶体管的输出功率更加均匀，从而提高了功率放大器整体的线性度；本技术解决了由于CMOS工艺没有背孔而导致设计回流地时的非对称问题，该电路结构呈对称结构，所以不仅提高了射频功率放大器的输出级的耐压能力和电流驱动能力，还提高版图绘制的灵活性。附图说明图1是本技术射频功率放大器的电路图。图2是图1射频功率放大器的一个衍生电路的电路图。图3是图1射频功率放大器偏置电路整合后的电路图。图4是实施例射频功率放大器的电路图。图5是实施例射频功率放大器的等效电路图。具体实施方式本技术的一个较佳实施例，一种堆叠结构的射频功率放大器，如图4所示，该射频功率放大器包括输入匹配电路，输出宽带匹配电路，偏置电路A，偏置电路B，以及由三层晶体管漏极源极相连堆叠并联组成的功率放大电路；其中，射频信号源RFin通过所述输入匹配电路连接所述功率放大电路的最底层的晶体管(M1A和M1B)的栅极，并将该结构的输入阻抗转换到源阻抗实现共扼匹配。所述偏置电路B连接晶体管M1A和M1B的栅极，并为其提供合适的偏置电压。晶体管M1A和M1B的源极接地；所述偏置电路A通过扼流电阻(R2A、R2B、R3A、R3B)连接所述功率放大电路的除所述最底层晶体管的其余每层晶体管的栅极，即M2A、M2B、M3A和M3B的栅极，并为其提供合适的偏置电压。所述其余每层晶体管的栅极通过连接栅极电容接地，即电容C2A、C2B、C3A和C3B；栅极电容为晶体管的栅极提供合适的交流阻抗，从而使每个晶体管的输出相同的最大功率。所述功率放大电路最上层的晶体管(M3A、M3B)的漏极通过所述输出宽带匹配电路连接负载RL。图5为图4的等效电路图，当图4中功率放大电路的部件参数对称相同时，图5中晶体管M1与图4的M1A和M1B等效，同理，M2等效于M2A、M2B；M3等效于M3A、M3B；C2等效于C2A、C2B；C3等效于C3A和C3B；R2等效于R2A、R2B；R3等效于R3A、R3B。电源VDD经滤本文档来自技高网...

【技术保护点】
一种堆叠结构的射频功率放大器，其特征在于：该射频功率放大器包括输入匹配电路，输出宽带匹配电路，偏置电路A，偏置电路B，以及至少由两层晶体管漏极源极相连堆叠并联组成的功率放大电路；其中，射频信号源通过所述输入匹配电路连接所述功率放大电路的最底层的晶体管的栅极，所述偏置电路B连接所述最底层晶体管的栅极，所述最底层晶体管的源极接地；所述偏置电路A通过扼流电阻连接所述功率放大电路的除所述最底层晶体管的其余每层晶体管的栅极，所述其余每层晶体管的栅极通过连接栅极电容接地；所述功率放大电路最上层的晶体管的漏极通过所述输出宽带匹配电路连接负载。

【技术特征摘要】
1.一种堆叠结构的射频功率放大器，其特征在于：该射频功率放大器包括
输入匹配电路，输出宽带匹配电路，偏置电路A，偏置电路B，以及至少由两
层晶体管漏极源极相连堆叠并联组成的功率放大电路；其中，射频信号源通过
所述输入匹配电路连接所述功率放大电路的最底层的晶体管的栅极，所述偏置
电路B连接所述最底层晶体管的栅极，所述最底层晶体管的源极接地；所述偏
置电路A通过扼流电阻连接所述功率放大电路的除所述最底层晶体管的其余
每层晶体管的栅极，所述其余每层晶体管的栅极通过连接栅极电容接地；所述
功率放大电路最上层的晶体管的漏极通过所述输出宽带匹配电路连接负载。
2.根据权利要求1所述的堆叠结构的射频功率放大器，其特征在于：所述
其余每层晶体管的栅极和源极之间连接有电容。
3.根据权利要求1或2所述的堆叠结构的射频功率放大器，其特征在于：
所述偏置电路A和偏置电路B由...

【专利技术属性】
技术研发人员：林俊明，章国豪，张志浩，余凯，
申请(专利权)人：广东工业大学，
类型：新型
国别省市：广东;44