【技术实现步骤摘要】
本专利技术属于系统级封装芯片领域,特别涉及一种系统级封装结构及用于该结构的闪存裸片测试方法。
技术介绍
随着封装技术的进步,将不同芯片裸片,如闪存芯片裸片和主芯片裸片封装在一起,是一种常见的技术手段,该技术简称SiP(Systeminpackage,系统级封装)。系统级封装技术能有效降低芯片应用整体BOM(BillofMaterials,物料清单)成本,但是会给芯片测试带来一定的挑战。在将闪存裸片和主芯片裸片封装在一起后,如果不将闪存裸片管脚拉到封装后芯片外面,则无法直接测量闪存裸片,只能通过主芯片中的闪存控制器对闪存裸片进行读写访问以对闪存裸片的连接和功能进行测试,判断闪存裸片和主芯片的连接是否完整以及闪存裸片是否损坏。利用闪存控制器对闪存裸片进行测试的系统级封装结构,包括闪存裸片、主芯片裸片和主芯片裸片上的闪存控制器,闪存裸片上设有第一管脚,主芯片裸片上设有第二管脚、第三管脚以及与第三管脚相连的伸至外部的第四管脚、第五管脚以及与第五管脚相连的伸至外部的第六管脚。闪存控制器通过第二管脚与第一管脚相连,通过控制闪存控制器可以对闪存裸片进行读写操作。现有技术的第四管脚和第六管脚是封装在外部的系统级封装正常工作时的功能管脚。由于闪存裸片有很多供应商,每一家供应商提供的闪存裸片的测试方法和测试要求可能不完全一样,因此利用闪存控制器对闪存裸片进行测试的方法受限于闪存控制器所能实现的功能特性。如果闪存控制器没有实现某些闪存裸片供应商的部分测试功能,将导致闪存裸片的部分测试功能在实际测试过程中无法完成。如果将闪存裸片管 ...
【技术保护点】
一种系统级封装结构,包括闪存裸片(1)、主芯片裸片(21)和主芯片裸片(21)上的闪存控制器(10),其特征在于,还包括若干条复用支路,所述复用支路包括闪存裸片(1)上的第一管脚(2,3),主芯片裸片(21)上的数据选择器(11,12)、第一数据分配器(13,14)、第二管脚(4,5)和第三管脚(17,18),与第三管脚(17,18)相连的伸至外部的第四管脚(19,20);所述第一数据分配器(13,14)的输入端与第三管脚(17,18)相连,第一数据分配器(13,14)的第一输出端与数据选择器(11,12)的第一输入端相连,第一数据分配器(13,14)的第二输出端与主芯片裸片(21)上的第一功能模块(15,16)相连,第一数据分配器(13,14)的选择信号输入端与主芯片裸片(21)上的可编程逻辑块(25)相连;所述数据选择器(11,12)的第二输入端与闪存控制器(10)相连,所述数据选择器(11,12)的输出端通过第二管脚(4,5)与第一管脚(2,3)相连,所述数据选择器(11,12)的开关信号输入端与主芯片裸片(21)上的第五管脚(22)相连,第五管脚(22)与伸至外部的第六管脚(6 ...
【技术特征摘要】
1.一种系统级封装结构,包括闪存裸片(1)、主芯片裸片(21)和主芯片裸片(21)上的闪存控制器(10),其特征在于,还包括若干条复用支路,所述复用支路包括闪存裸片(1)上的第一管脚(2,3),主芯片裸片(21)上的数据选择器(11,12)、第一数据分配器(13,14)、第二管脚(4,5)和第三管脚(17,18),与第三管脚(17,18)相连的伸至外部的第四管脚(19,20);所述第一数据分配器(13,14)的输入端与第三管脚(17,18)相连,第一数据分配器(13,14)的第一输出端与数据选择器(11,12)的第一输入端相连,第一数据分配器(13,14)的第二输出端与主芯片裸片(21)上的第一功能模块(15,16)相连,第一数据分配器(13,14)的选择信号输入端与主芯片裸片(21)上的可编程逻辑块(25)相连;所述数据选择器(11,12)的第二输入端与闪存控制器(10)相连,所述数据选择器(11,12)的输出端通过第二管脚(4,5)与第一管脚(2,3)相连,所述数据选择器(11,12)的开关信号输入端与主芯片裸片(21)上的第五管脚(22)相连,第五管脚(22)与伸至外部的第六管脚(6)相连。
2.如权利要求1所述的系统级封装结构,其特征在于,还包括第二数据分配器(24),所述第二数据分配器(24)的输入端与第五管脚(22)相连,所述第二数据分配器(24)的第一输出端与所述数据选择器(11,12)的开关信号输入端相连,所述第二数据分配器(24)的第二输出端与主芯片裸片(21)上的第二功能模块(23)相连,所述第二数据分配器(24)的选择信号输入端与所述可编程逻辑块(25)相连。
3.如权利要求1所述的系统级封装结构,其特征在于,还包括一次性可编程存储器(7)、反相器(8)和与门(9),所述一次性可编程存储器(7)的输出端与反相器(8)的输入端相连,反相器(8)的输出端与与门(9)的第一输入端相连,所述与门(9)的第二输入端与第五管脚(22)相连,所述与门(9)的输出端与所述数据选择器(11,12)的开关信号输入端相连。
4.如权利要求2所述的系统级封装结构,其特征在于,还包括一次性可编程存储器(7)、反相器(8)和与门(9),所述一次性可编程存储器(7)的输出端与反相器(8)的输入端相连,反相器(8)的输出端与与门(9)的第一输入端相连,所述与门(9)的第二输入端与第二数据分配器(24)的第一输出端相连,所述与门(9)的输出端与所述数据选择器(11,12)的开关信号输入端相连。
5.一种闪存裸片测试方法,用于如权利要求1所述的系统...
【专利技术属性】
技术研发人员:胡德才,袁涛,余方桃,黄新军,向平,姜黎,
申请(专利权)人:湖南国科微电子股份有限公司,
类型:发明
国别省市:湖南;43
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。