半导体晶片以及制造该半导体晶片的方法技术

技术编号:14990492 阅读:160 留言:0更新日期:2017-04-03 21:22
本发明专利技术涉及一种半导体晶片以及一种生产该半导体晶片的方法。所述半导体晶片包含单晶硅衬底,该单晶硅衬底具有上表面和覆盖该上表面的堆叠层,所述堆叠层包含:覆盖单晶硅衬底的上表面的AlN成核层,其中该单晶硅衬底的上表面的晶格取向相对于{111}-平面是取向偏离的,该上表面的法线相对于<111>-方向,朝向<11-2>-方向的倾斜的角度θ不小于0.3°且不大于6°,所述倾斜的方位角公差是±0.1°;以及覆盖AlN成核层并且包含一个或多个AlxGa1-xN层的AlGaN缓冲层,其中0<x<1。

【技术实现步骤摘要】
【国外来华专利技术】本专利技术涉及一种半导体晶片以及一种用于制造该半导体晶片的方法,所述半导体晶片包含具有上表面的单晶硅衬底和覆盖所述上表面的堆叠层。特别地,本专利技术涉及一种包含单晶硅衬底的多层半导体晶片,在所述单晶硅衬底上沉积有III族氮化物异质外延层。所述多层半导体晶片可用作生产电子器件和光电子器件的原料,该电子器件和光电子器件例如是高功率器件、如HEMT(高电子迁移率场效晶体管)的高频器件、以及如LED(发光二极管)的发光器件和如UV检测器的光检测器器件。在硅和III族氮化物例如AlN、AlGaN、GaN和AlInGaN之间存在大量晶格失配,且在热膨胀系数(CTE)方面也存在大量失配。晶格失配和CTE失配引起薄膜应力且导致严重问题,例如由位错的形成所造成的不良晶体质量、以及由多层半导体晶片的弯曲或者甚至是III族氮化物层或整个多层半导体晶片的断裂所造成的变形。CTE失配在多层半导体晶片冷却后产生显著的拉伸应力。为了减少薄膜应力已经做了各种尝试。根据US2009/0008647A1,可通过使用例如分级的AlGaN缓冲层、AlN中间层、AlN/GaN或AlGaN/GaN基的超晶格、或者原位氮化硅掩模步骤来生长无裂纹的层。尽管例如AlGaN缓冲层的存在可提供一些压缩应力来抵消在从沉积温度进行冷却后由CTE失配引起的拉伸应力,但这种抵消应力不足以进行完全补偿。因此,从沉积温度进行冷却后的多层半导体晶片的变形仍然是一个问题。因此,请求保护的本专利技术的一个目的是对此问题提供合适的解决方案。请求保护的本专利技术涉及一种半导体晶片,其包含具有上表面的单晶硅衬底和覆盖该上表面的堆叠层,所述堆叠层包含:覆盖所述单晶硅衬底的上表面的A1N成核层,其中该单晶硅衬底的上表面的晶格取向相对于{111本文档来自技高网...

【技术保护点】
一种半导体晶片,其包含具有上表面的单晶硅衬底和覆盖所述上表面的堆叠层,所述堆叠层包含:覆盖所述单晶硅衬底的上表面的AlN成核层,其中该单晶硅衬底的上表面的晶格取向相对于{111}‑平面是取向偏离的,该上表面的法线相对于<111>‑方向朝向<11‑2>方向倾斜的角度θ不小于0.3°且不大于6°,所述倾斜的方位角公差是±0.1°;以及AlGaN缓冲层,所述AlGaN缓冲层覆盖所述AlN成核层且包含一个或多个AlxGa1‑xN层,其中0<x<1。

【技术特征摘要】
【国外来华专利技术】2013.09.24 EP 13185824.3;2013.12.17 EP 13197888.41....

【专利技术属性】
技术研发人员:S·B·塔帕赵明P·施托克N·维尔纳
申请(专利权)人:硅电子股份公司
类型:发明
国别省市:德国;DE

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1