【技术实现步骤摘要】
相关申请的交叉引用本申请要求2014年12月3日在日本提交的专利申请No.2014-244762和2015年8月6日在日本提交的专利申请No.2015-156162的优先权,这些日本专利申请的全文通过引用并入本文。
本专利技术涉及移位寄存器电路、包括该移位寄存器电路的栅极驱动器、以及安装有该栅极驱动器的显示设备。
技术介绍
将晶体管作为开关元件排列成矩阵形状的有源矩阵型半导体装置可实现小型且低电力的可靠性高的装置,因此被广泛利用。例如,使用液晶或电致发光(EL)材料的显示设备或包括光电二极管等受光元件的传感器装置由于薄型、轻重量等特性,已被广泛用作个人数字助理等的输入/输出界面。近年来,如下的有源矩阵型设备被积极地开发,该有源矩阵型设备将对显示像素进行驱动的开关元件或作为对微弱的感测信号进行放大的元件的薄膜晶体管(TFT)配置在作为绝缘基板的阵列基板上,并且用于驱动配置成阵列的TFT的周边电路、例如扫描线驱动电路或信号线驱动电路包括形成在与开关元件相同的基板上的TFT。由于上述的特征,周边电路可被集成在阵列基板上,以扩展显示或感测部有源矩阵的有效面积,并减小周边电路所需的成本。如上所述配置成阵列的TFT在许多情况下是N型或P型的单一导电性晶体管。当周边电路仅包括相同的单一导电性晶体管时,可使其制造工序中掩膜曝光和杂质注入等工序与配置成阵列的TFT相同,由此使制造成本减小。周边电路中的扫描线驱动电路( ...
【技术保护点】
一种移位寄存器电路,包括单一导电型晶体管,所述移位寄存器电路包括:移位寄存器单元,所述移位寄存器单元具有将输出端子和第一电源连接的第一输出晶体管;以及第一栅极控制电路,所述第一栅极控制电路的输出端子连接到所述第一输出晶体管的栅极端子,其中,所述第一栅极控制电路包括时序生成单元和缓冲单元,其中,所述缓冲单元是自举电路,以及其中,将输入信号被输入的所述时序生成单元的输出用作所述缓冲单元的输入,并将所述缓冲单元的输出用作所述第一栅极控制电路的输出。
【技术特征摘要】
2014.12.03 JP 2014-244762;2015.08.06 JP 2015-156161.一种移位寄存器电路,包括单一导电型晶体管,所述移位寄存器电路包
括:
移位寄存器单元,所述移位寄存器单元具有将输出端子和第一电源连接的
第一输出晶体管;以及
第一栅极控制电路,所述第一栅极控制电路的输出端子连接到所述第一输
出晶体管的栅极端子,
其中,所述第一栅极控制电路包括时序生成单元和缓冲单元,
其中,所述缓冲单元是自举电路,以及
其中,将输入信号被输入的所述时序生成单元的输出用作所述缓冲单元的
输入,并将所述缓冲单元的输出用作所述第一栅极控制电路的输出。
2.根据权利要求1所述的移位寄存器电路,其中,
所述缓冲单元是自举电路,所述自举电路至少包括:
第二晶体管,所述第二晶体管将所述缓冲单元的输出和第一时钟信号连接;
以及
第三晶体管,所述第三晶体管将所述第二晶体管的栅极端子和所述时序生
成单元的输出连接。
3.根据权利要求2所述的移位寄存器电路,其中,
所述缓冲单元是自举电路,所述自举电路至少包括:
所述第二晶体管,所述第二晶体管将所述缓冲单元的输出和所述第一时钟
信号连接;
所述第三晶体管,所述第三晶体管将所述第二晶体管的栅极端子和所述时
序生成单元的输出连接,并由第二时钟信号进行栅极控制;以及
第四晶体管,所述第四晶体管将所述缓冲单元的输出和所述第一电源连接,
并由所述第二时钟信号进行栅极控制。
4.根据权利要求3所述的移位寄存器电路,其中,
所述时序生成单元包括:
第五晶体管,所述第五晶体管由所述第一栅极控制电路的输入进行栅极控
\t制,并将所述第一电源和所述缓冲单元的输入连接;以及
第一电容器,所述第一电容器将所述缓冲单元的输入和所述第二时钟信号
连接。
5.根据权利要求3所述的移位寄存器电路,其中,
所述时序生成单元包括:
第六晶体管,所述第六晶体管由所述第一栅极控制电路的输入进行栅极控
制,并将所述第一电源和所述缓冲单元的输入连接;以及
第七晶体管,所述第七晶体管将所述缓冲单元的输入和第二电源连接,并
且所述第七晶体管的栅极端子连接到所述第二电源。
6.根据权利要求1所述的移位寄存器电路,其中,
所述移位寄存器单元包括:
第八输出晶体管,所述第八输出晶体管的源极端子连接到所述移位寄存器
电路的输出端子,所述第八输出晶体管的漏极端子连接到第二电源;以及
第九晶体管,所述第九晶体管的栅极端子被输入第一时钟信号,所述第九
晶体管的漏极端子被输入输入信号,以及所述第九晶体管的源极端子连接到所
述第八输出晶体管的栅极端子。
7.根据权利要求1所述的移位寄存器电路,其中,
所述移位寄存器单元包括将所述移位寄存器电路的所述输出端子和所述第
一电源连接的第十输出晶体管,
所述移位寄存器电路还包括第二栅极控制电路,所述第二栅极控制电路的
输出端子连接到所述第十输出晶体管的栅极端子,以及
其中,所述第二栅极控制电路包括时序生成单元和缓冲单元,以及
其中,将输入信号被输入的所述第二栅极控制电路中包括的所述时序生成
单元的输出用作所述第二栅极控制电路中包括的所述缓冲单元的输入,并且将
所述第二栅极控制电路中包括的所述缓冲单元的输出用作所述第二栅极控制电
路的输出。
8.根据权利要求3所述的移位寄存器电路,其中,
所述移位寄存器单元包括将所述移位寄存器电路的所述输出端子和...
【专利技术属性】
技术研发人员:野中义弘,
申请(专利权)人:NLT科技股份有限公司,
类型:发明
国别省市:日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。