一种非正常失电状态记忆电路制造技术

一种非正常失电状态记忆电路，包括D触发器、施密特触发器和电压检测芯片，利用电压检测芯片实时检测工作电压状态，在电压正常时，利用施密特触发器将D触发器的PRE脚拉高，使D触发器可写，主处理器给D触发器写入当前标志位状态。一旦失电，电压检测芯片触发复位，D触发器进入锁死状态，的输出端保持失电前被写入的状态，从而达到记忆效果。本发明专利技术提供一种由硬件实现的电子电路，实现快速响应，在失电后仍能记忆失电前标志位状态，可提供后级应急电路所需要的信息，耗电小，可延长应急电源支持时间。电流消耗小，几乎没有延迟，可靠度高，采用数字逻辑元件，抗干扰性强，成本低廉。

【技术实现步骤摘要】

:本专利技术涉及电学领域，尤其涉及电子电路，特别是一种非正常失电状态记忆电路。
技术介绍
：电子系统经常发生非预期的非正常失电，在汽车系统中，影响电子设备的安全性。现有技术中，在突然的非预期失电的情况下，电子可进行比较简单的应急处理动作，这些应急处理动作仍需要失电前状态的某些标志位信息作为处理的依据，主动元件的寄存器在失电后就失去了能量供应，不能工作；读取非易失存储器，比如EEPROM等，耗电较大，达数mA，并且还需要支持I2C或SPI协议的芯片读取，这个级别的芯片耗电大，价格也较贵。所以不适用于应急处理的情况；突然失电时间很短，响应速度不够；因此，难以进行可靠的应急处理动作。
技术实现思路
：本专利技术的目的在于提供一种非正常失电状态记忆电路，所述的这种非正常失电状态记忆电路要解决现有技术中不能妥善保持失电前状态的某些标志位信息的技术问题。本专利技术的这种非正常失电状态记忆电路包括D触发器、施密特触发器和电压检测芯片，所述的D触发器包括一个PRE脚、一个CLR脚和一个CLK脚，所述的施密特触发器包括一个触发端、一个第一输出端和一个第二输出端，所述的电压检测芯片包括两个电压检测端和一个复位脚，其中，所述的电压检测芯片的复位脚与所述的施密特触发器的触发端连接，施密特触发器的第一输出端与所述的D触发器的CLR脚连接，D触发器的PRE脚与施密特触发器的第二输出端连接，D触发器的CLK脚与一个微处理器的时钟信号输出端连接，利用电压检测芯片的两个电压检测端检测电压信号，在电压信号正常时，电压检测芯片的复位脚置于高电位，利用施密特触发器的第一输出端驱动并将高电位信号输入到D触发器的CLR脚，同时，利用施密特触发器的第二输出端将D触发器的PRE脚拉高，将D触发器置于可写状态，利用微处理器的时钟信号输出端和一个状态输出端向D触发器写入当前状态的标志位，在电压检测芯片的两个电压检测端检测到失电时，电压检测芯片的复位脚经施密特触发器将D触发器的CLR脚置低，同时施密特触发器将D触发器的PRE脚置低，将D触发器置于锁死状态，利用D触发器的一个输出端输出失电前被写入的状态。进一步的，D触发器与一个应急电源连接。进一步的，施密特触发器和电压检测芯片均与所述的应急电源连接。进一步的，D触发器的CLK脚与微处理器的时钟信号输出端之间连接有一个第一三极管驱动电路。进一步的，微处理器的状态输出端与D触发器的一个写入端之间连接有一个第二三极管驱动电路。本专利技术与现有技术相对比，其效果是积极和明显的。本专利技术利用电压检测芯片实时检测工作电压状态，在电压正常时，利用施密特触发器将D触发器的PRE脚拉高，使D触发器可写，主处理器给D触发器写入当前标志位状态。一旦失电，电压检测芯片触发复位，D触发器进入锁死状态，的输出端保持失电前被写入的状态，从而达到记忆效果。本专利技术提供一种由硬件实现的电子电路，实现快速响应，在失电后仍能记忆失电前标志位状态，可提供后级应急电路所需要的信息，耗电小，可延长应急电源支持时间。电流消耗在数uA级别，总耗电流不超过15uA，几乎没有延迟，可靠度高，采用数字逻辑元件，抗干扰性强，成本低廉。附图说明：图1是本专利技术的非正常失电状态记忆电路的原理图。具体实施方式：实施例1：如图1所示，本专利技术的非正常失电状态记忆电路包括D触发器IC1、施密特触发器IC2和电压检测芯片IC3，所述的D触发器IC1包括一个PRE脚、一个CLR脚和一个CLK脚，所述的施密特触发器IC2包括一个触发端、一个第一输出端和一个第二输出端，所述的电压检测芯片IC3包括两个电压检测端和一个复位脚RESET，其中，所述的电压检测芯片IC3的复位脚RESET与所述的施密特触发器IC2的触发端连接，施密特触发器IC2的第一输出端与所述的D触发器IC1的CLR脚连接，D触发器IC1的PRE脚与施密特触发器IC2的第二输出端连接，D触发器IC1的CLK脚与一个微处理器的时钟信号输出端CLOCK连接，利用电压检测芯片IC3的两个电压检测端检测电压信号，在电压信号正常时，电压检测芯片IC3的复位脚置于高电位，利用施密特触发器IC2的第一输出端驱动并将高电位信号输入到D触发器IC1的CLR脚，同时，利用施密特触发器IC2的第二输出端将D触发器IC1的PRE脚拉高，将D触发器IC1置于可写状态，利用微处理器的时钟信号输出端CLOCK和一个状态输出端SATE向D触发器IC1写入当前状态的标志位，在电压检测芯片IC3的两个电压检测端检测到失电时，电压检测芯片IC3的复位脚经施密特触发器IC2将D触发器IC1的CLR脚置低，同时施密特触发器IC2将D触发器IC1的PRE脚置低，将D触发器IC1置于锁死状态，利用D触发器IC1的一个输出端输出失电前被写入的状态Stateoutput。进一步的，D触发器IC1与一个应急电源+5VBU连接。进一步的，施密特触发器IC2和电压检测芯片IC3均与所述的应急电源+5VBU连接。进一步的，D触发器IC1的CLK脚与微处理器的时钟信号输出端之间连接有一个第一三极管驱动电路。微处理器的状态输出端与D触发器的一个写入端之间连接有一个第二三极管驱动电路。具体的，D触发器选用的是TI的SN74LVC2G74，施密特触发器选用TI的双路施密特触发器SN74LVC2G17，电压检测芯片选用TI的TPS3803。三者都由应急电源+5VBU供电。+5VBU的特性是在系统正常时充电，在失电时放点，提供失电后的电源供给。电压检测芯片IC3实时检测工作电压状态，若电压正常，即非失电状态，reset脚始终为高，经施密特触发器IC2驱动，输入到D触发器IC1的CLR脚。同时，D触发器的PRE脚也经过施密特触发器拉高，D触发器处于可写状态。主微处理器此时可以通过三级管驱动提供Clock给D触发器并且给D触发器写入当前标志位的状态。一旦失电，电压检测芯片IC3触发reset，经施密特触发器IC2将D触发器的CLR置低，同时PRE也因为IC2失电而置低，D触发器IC1进入锁死状态。由于D触发器依然由应急处理时的应急电源+5VBU提供，所以输出Stateoutput依然保持失电前被写入的状态，从而达到记忆效果，以提供给后级的应急处理所需要的标识信息。上面的设计实例仅为本专利技术中一较佳的实施例，其他根据本专利技术的设计电路或衍生出的设计，应包含于本专利申请的保护范围内。本文档来自技高网...

【技术保护点】
一种非正常失电状态记忆电路，包括D触发器、施密特触发器和电压检测芯片，所述的D触发器包括一个PRE脚、一个CLR脚和一个CLK脚，所述的施密特触发器包括一个触发端、一个第一输出端和一个第二输出端，所述的电压检测芯片包括两个电压检测端和一个复位脚，其特征在于：所述的电压检测芯片的复位脚与所述的施密特触发器的触发端连接，施密特触发器的第一输出端与所述的D触发器的CLR脚连接，D触发器的PRE脚与施密特触发器的第二输出端连接，D触发器的CLK脚与一个微处理器的时钟信号输出端连接，利用电压检测芯片的两个电压检测端检测电压信号，在电压信号正常时，电压检测芯片的复位脚置于高电位，利用施密特触发器的第一输出端驱动并将高电位信号输入到D触发器的CLR脚，同时，利用施密特触发器的第二输出端将D触发器的PRE脚拉高，将D触发器置于可写状态，利用微处理器的时钟信号输出端和一个状态输出端向D触发器写入当前状态的标志位，在电压检测芯片的两个电压检测端检测到失电时，电压检测芯片的复位脚经施密特触发器将D触发器的CLR脚置低，同时施密特触发器将D触发器的PRE脚置低，将D触发器置于锁死状态，利用D触发器的一个输出端输出失电前被写入的状态。...

【技术特征摘要】
1.一种非正常失电状态记忆电路，包括D触发器、施密特触发器和电压检测芯片，所述的D触发器包括一个PRE脚、一个CLR脚和一个CLK脚，所述的施密特触发器包括一个触发端、一个第一输出端和一个第二输出端，所述的电压检测芯片包括两个电压检测端和一个复位脚，其特征在于：所述的电压检测芯片的复位脚与所述的施密特触发器的触发端连接，施密特触发器的第一输出端与所述的D触发器的CLR脚连接，D触发器的PRE脚与施密特触发器的第二输出端连接，D触发器的CLK脚与一个微处理器的时钟信号输出端连接，利用电压检测芯片的两个电压检测端检测电压信号，在电压信号正常时，电压检测芯片的复位脚置于高电位，利用施密特触发器的第一输出端驱动并将高电位信号输入到D触发器的CLR脚，同时，利用施密特触发器的第二输出端将D触发器的PRE脚拉高，将D触发器置于可写状态，利用微处理器的时钟信号输出端和一个状态输...

【专利技术属性】
技术研发人员：朱凌，
申请(专利权)人：延锋伟世通电子科技上海有限公司，
类型：发明
国别省市：上海;31