一种可调节限流保护电路制造技术

本发明专利技术涉及一种可调节限流保护电路。可调节限流保护电路中包括片上的限流保护电路和片外的限流电阻。片上的限流保护电路包括误差放大器、功率管、采样管、开关管、电流镜电路和运算放大器结构。由片外的限流电阻决定极限电流的大小，当流过功率管的电流较小使采样电流小于极限电流时，开关管处于截止状态，保护电路未启动。当流过功率管的电流较大使采样电流大于极限电流时，开关管处于导通状态，保护电路启动使功率管截止，输出电流减小起到保护电路的作用。通过调节片外限流电阻来调节极限电流，与采样电流相比较来控制开关管导通或关断，从而控制限流保护电路打开或关断。本发明专利技术具有极限电流可调，结构简单、灵活简便、实用性强的特点。

【技术实现步骤摘要】

本专利技术属于集成电路领域，具体涉及一种用于电源管理类芯片的限流保护电路。
技术介绍
在电源管理类芯片中，随着负载电流要求的不断提高，电源芯片中功率管流过的电流不断增加，大输出电流将产生较大功耗，易导致芯片永久性损坏。为避免输出负载电流过大或输出短路等情况导致电路损坏，在电路内部一般会引入过流保护电路。如图1所示，一种现有技术的限流保护电路包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第一电流源、第二电流源和误差放大器。该限流保护电路的极限电流为恒定值Ilimited。现有的这种限流保护电路会存在以下两种缺点：1、当电路在输入-输出压差较大状态，即功率管源漏端压差较大，若极限电流较大时，流过功率管的大电流易产生较大功耗使电路烧毁；2、当电路在输入-输出压差较小状态，即功率管源漏端压差较小，若极限电流较小时，大电流会使限流保护电路打开，导致功率管关断，电路无法正常工作。鉴于上述两种情况，功率管源漏端压差较大时，希望具有小的极限电流防止大电流损坏功率管；功率管源漏端压差较小时，希望具有较大的极限电流以便增加带负载能力。然而现有的这种极限电流恒定的限流保护电路在上述两种情况下难以兼顾。
技术实现思路
本专利技术要解决的技术问题是提供一种极限电流可调节变化的可调节限流保护电路。为了解决上述技术问题，本专利技术采用的一种技术方案是：一种可调节限流保护电路，包括芯片上的限流保护电路和芯片外的二端元器件。所述限流保护电路包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第一电流源、运算放大器和误差放大器；所述误差放大器的正输入端接反馈电压，负输入端接第一基准电压，输出端连接第一MOS管的栅极；所述第一MOS管的栅极还分别与第二MOS管的漏极和第三MOS管的栅极相连，第一MOS管的漏极接第一电流源的输入端；第二MOS管的漏极与第三MOS管的栅极相连，第二MOS管的栅极分别与第四MOS管的漏极和第七MOS管的漏极相连；第三MOS管的漏极分别与第六MOS管的漏极、第六MOS管的栅极以及第七MOS管的栅极相连；第四MOS管的栅极分别与第五MOS管的栅极、第五MOS管的漏极以及第八MOS管的漏极相连，第四MOS管的漏极与第七MOS管的漏极相连；第五MOS管的栅极分别与自身的漏极和第八MOS管的漏极相连；第六MOS管的栅极分别与自身的漏极和第七MOS管的栅极相连；运算放大器的正输入端与第二基准电压相连，负输入端与第八MOS管的源级相连，输出端与第八MOS管的栅极相连；第一MOS管的源极、第二MOS管的源极、第三MOS管的源极、第四MOS管的源极、第五MOS管的源极分别连接电源电压；第六MOS管的源极、第七MOS管的源极和第一电流源的输出端分别连接电源地端；所述片外的二端元器件自芯片外部与限流保护电路相接，所述二端元器件的第一端分别与运算放大器的负输入端以及第八MOS管的源级相连，所述二端元器件的第二端连接电源地端。具体的，所述第一MOS管至第五MOS管均为PMOS管，第六MOS管至第八MOS管均为NMOS管。具体的，所述二端元器件为片外限流电阻。进一步优选的，所述芯片上的限流保护电路还包括接在第六MOS管的源级与电源地端之间的第九MOS管、接在第七MOS管的源级与电源地端之间的第十MOS管、接在第四MOS管的源级与电源电压之间的第十一MOS管、接在第五MOS管的源级与电源电压之间的第十二MOS管以及第二电流源；所述第九MOS管的栅极分别与自身的漏极、第六MOS管的源级以及第十MOS管的栅极相连；第十MOS管的漏极与第七MOS管的源级相连；第十一MOS管的栅极分别与第十二MOS管的栅极、第十二MOS管的漏极以及第五MOS管的漏极相连，第十一MOS管的漏极与第四MOS管的源级相连；第十二MOS管的栅极分别与自身的漏极以及第五MOS管的源级相连；第二电流源的输入端与第八MOS管的漏极以及运算放大器的负输入端相连；第九MOS管的源极与第十MOS管的源极分别接电源地端；第十一MOS管的源级和第十二MOS管的源级分别接电源电压。具体的，所述第九MOS管和第十MOS管均为NMOS管；第十一MOS管和第十二MOS管均为PMOS管。本专利技术的范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案等。由于上述技术方案运用，本专利技术与现有技术相比具有下列优点：本专利技术采用运算放大器、二端元器件和第八MOS管形成的电路结构使极限电流能够调节，使用者能够根据功率管源漏端压差的大小，通过二端元器件和运算放大器调节第八MOS管的电流，设置不同的极限电流。当电路在输入-输出压差较大，即功率管源漏端存在较大的压差时，通过增大二端元器件阻值使流过第八MOS管的电流减小，从而降低了极限电流，减少了整个电路的损耗能够有效防止电路被烧毁。当电路输入-输出压差较小即功率管源漏端压差较小时，通过减小二端元器件阻值使流过第八MOS管的电流增加，该电流经过第五MOS管和第四MOS管的电流镜像作用，使极限电流增加以便电路在大输出电流情况下能够正常输出。本专利技术中，极限电流跟随片外的二端元器件线性连续可调。本专利技术所述的可调节限流保护电路结构简单、灵活方便、实用性强。附图说明图1是一种现有的限流保护电路的电路原理图；图2是本专利技术一种可调节限流保护电路的实施例一的电路原理图；图3是本专利技术一种可调节限流保护电路的实施例二的电路原理图；其中，1、限流保护电路；2、二端元器件。具体实施方式本专利技术实施例一如图2所示，一种可调节限流保护电路，包括芯片上的限流保护电路1和芯片外的二端元器件2。所述二端元器件2为片外限流电阻RPCL。所述限流保护电路1包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8、第一电流源I1、运算放大器A1和误差放大器EA1。所述误差放大器EA1的正输入端接反馈电压VFB，负输入端接第一基准电压VREF1，输出端连接第一MOS管M1的栅极。所述第一MOS管M1的栅极还分别与第二MOS管M2的漏极和第三MOS管M3的栅极相连，第一MOS管M1的漏极本文档来自技高网...

【技术保护点】
一种可调节限流保护电路，包括芯片上的限流保护电路(1)和芯片外的二端元器件(2),其特征在于：所述限流保护电路(1)包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第一电流源、运算放大器和误差放大器；所述误差放大器的正输入端接反馈电压，负输入端接第一基准电压，输出端连接第一MOS管的栅极；所述第一MOS管的栅极还分别与第二MOS管的漏极和第三MOS管的栅极相连，第一MOS管的漏极接第一电流源的输入端；第二MOS管的漏极与第三MOS管的栅极相连，第二MOS管的栅极分别与第四MOS管的漏极和第七MOS管的漏极相连；第三MOS管的漏极分别与第六MOS管的漏极、第六MOS管的栅极以及第七MOS管的栅极相连；第四MOS管的栅极分别与第五MOS管的栅极、第五MOS管的漏极以及第八MOS管的漏极相连，第四MOS管的漏极与第七MOS管的漏极相连；第五MOS管的栅极分别与自身的漏极和第八MOS管的漏极相连；第六MOS管的栅极分别与自身的漏极和第七MOS管的栅极相连；运算放大器的正输入端与第二基准电压相连，负输入端与第八MOS管的源级相连，输出端与第八MOS管的栅极相连；第一MOS管的源极、第二MOS管的源极、第三MOS管的源极、第四MOS管的源极、第五MOS管的源极分别连接电源电压；第六MOS管的源极、第七MOS管的源极和第一电流源的输出端分别连接电源地端；所述片外的二端元器件(2)自芯片外部与限流保护电路(1)相接，所述二端元器件(2)的第一端分别与运算放大器的负输入端以及第八MOS管的源级相连，所述二端元器件(2)的第二端连接电源地端。...

【技术特征摘要】
1.一种可调节限流保护电路，包括芯片上的限流保护电路(1)和芯片外
的二端元器件(2),其特征在于：所述限流保护电路(1)包括第一MOS管、第
二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、
第八MOS管、第一电流源、运算放大器和误差放大器；所述误差放大器的正输
入端接反馈电压，负输入端接第一基准电压，输出端连接第一MOS管的栅极；
所述第一MOS管的栅极还分别与第二MOS管的漏极和第三MOS管的栅极相连，
第一MOS管的漏极接第一电流源的输入端；第二MOS管的漏极与第三MOS管的
栅极相连，第二MOS管的栅极分别与第四MOS管的漏极和第七MOS管的漏极相
连；第三MOS管的漏极分别与第六MOS管的漏极、第六MOS管的栅极以及第七
MOS管的栅极相连；第四MOS管的栅极分别与第五MOS管的栅极、第五MOS管
的漏极以及第八MOS管的漏极相连，第四MOS管的漏极与第七MOS管的漏极相
连；第五MOS管的栅极分别与自身的漏极和第八MOS管的漏极相连；第六MOS
管的栅极分别与自身的漏极和第七MOS管的栅极相连；运算放大器的正输入端
与第二基准电压相连，负输入端与第八MOS管的源级相连，输出端与第八MOS
管的栅极相连；第一MOS管的源极、第二MOS管的源极、第三MOS管的源极、
第四MOS管的源极、第五MOS管的源极分别连接电源电压；第六MOS管的源极、
第七MOS管的源极和第一电流源的输出端分别连接电源地端；所述片外的二端
元器件(2)自芯片外部与限流保护电路(1)相接，所述二端元器件(2)的第
一端分别与运算放大...

【专利技术属性】
技术研发人员：王彬，王利，潘福跃，宣志斌，李现坤，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：江苏;32