取样电路模块、存储器控制电路单元及数据取样方法技术

技术编号:14965813 阅读:102 留言:0更新日期:2017-04-02 20:26
本发明专利技术提供一种取样电路模块、存储器控制电路单元及数据取样方法。取样电路模块包括延迟锁定回路与取样电路。延迟锁定回路包括时钟控制电路、时钟延迟电路及电压控制电路。时钟控制电路对参考时钟信号执行延迟锁定以输出选择信号。时钟延迟电路根据所述选择信号对所述参考时钟信号进行延迟以输出延迟时钟信号。电压控制电路根据所述选择信号来调整输出至所述时钟控制电路与所述时钟延迟电路的驱动电压。所述取样电路根据所述延迟时钟信号来取样数据信号。藉此,可利用调整所述驱动电压来增加延迟锁定回路的延迟能力。

【技术实现步骤摘要】

本专利技术是有关于一种时钟延迟技术,且特别是有关于一种取样电路模块、存储器控制电路单元及数据取样方法
技术介绍
在存储器系统中,经常会使用时钟信号来作为电路动作时序的基准。一般来说,时钟信号是由振荡器产生,并且通过连接线将时钟信号送至存储器系统中的各个芯片。然而,时钟信号在传递的过程中可能会发生相位偏移。温度与系统的供给电压变化也可能会是造成相位偏移的原因。相位偏移可能会使得存储器系统在读取或写入数据时的错误率上升。延迟锁定回路(delaylockedloop,简称:DLL)就是用来解决传送至各芯片的时钟信号不同步的问题。延迟锁定回路主要可分为模拟式延迟电路与数字式延迟电路。模拟式延迟电路是利用电压来控制延迟线的延迟时间,而数字式延迟电路则是通过发送指示信号来动态改变延迟线的延迟量或延迟级数。一般来说,若要增加延迟锁定回路的延迟能力,通常需要增加此延迟锁定回路中的延迟元件。然而,过多的延迟元件却会增加延迟锁定回路的电路面积。
技术实现思路
有鉴于此,本专利技术提供一种取样电路模块、存储器控制电路单元及数据取样方法,不需要增加延迟元件即可有效增强延迟锁定回路的延迟能力。本专利技术的一实施例提出一种取样电路模块,其包括延迟锁定回路与取样电路,其中所述延迟锁定回路包括时钟控制电路、时钟延迟电路及电压控制电路。时钟控制电路用以对参考时钟信号执行延迟锁定以输出选择信号。时钟延迟电路电性连接至所述时钟控制电路并且用以根据所述选择信号对所述参考时钟信号进行延迟以输出延迟时钟信号。电压控制电路电性连接至所述时钟控制电路与所述时钟延迟电路并且用以根据所述选择信号来调整输出至所述时钟控制电路与所述时钟延迟电路的驱动电压。其中所述时钟延迟电路的延迟能力会受所述驱动电压的影响。所述取样电路电性连接至所述延迟锁定回路并且用以根据所述延迟时钟信号来取样数据信号。在本专利技术的一实施例中,所述电压控制电路根据所述选择信号来调整所述驱动电压的操作包括:判断所述选择信号是否符合预设条件;以及若所述选择信号符合所述预设条件,将所述驱动电压的电压值由第一电压值调整为第二电压值,其中所述第二电压值不同于所述第一电压值。在本专利技术的一实施例中,所述电压控制电路包括一比较电路与一电压调节电路,其中所述比较电路电性连接至所述时钟控制电路并且用以判断所述选择信号的值是否大于门槛值,其中若所述选择信号的值大于所述门槛值,所述比较电路更用以输出电压调节信号,其中所述电压调节电路电性连接至所述比较电路并且反应于所述电压调节信号而将所述驱动电压的所述电压值由所述第一电压值调整为所述第二电压值。在本专利技术的一实施例中,若所述选择信号符合所述预设条件,所述电压控制电路还用以输出重置信号,其中所述时钟控制电路还用以接收所述重置信号并且反应于所述重置信号而执行所述延迟锁定。在本专利技术的一实施例中,所述时钟控制电路包括第一延迟线电路,并且所述时钟延迟电路包括第二延迟线电路,其中所述电压控制电路输出所述驱动电压至所述第一延迟线电路与所述第二延迟线电路。在本专利技术的一实施例中,所述时钟控制电路还包括电压转换电路,并且所述电压转换电路串接于所述电压控制电路与所述第一延迟线电路之间,其中所述电压转换电路用以接收所述参考时钟信号与所述驱动电压并且输出具有所述驱动电压的电压值的所述参考时钟信号至所述第一延迟线电路。本专利技术的一实施例提出一种存储器控制电路单元,其用于控制可复写式非易失性存储器模块,其中所述存储器控制电路单元包括主机接口、存储器接口及取样电路模块。所述主机接口用以电性连接至主机系统。所述存储器接口用以电性连接至所述可复写式非易失性存储器模块。所述取样电路模块包括延迟锁定回路与取样电路,其中所述延迟锁定回路包括时钟控制电路、时钟延迟电路及电压控制电路。所述时钟控制电路用以对参考时钟信号执行延迟锁定以输出选择信号。所述时钟延迟电路电性连接至所述时钟控制电路并且用以根据所述选择信号对所述参考时钟信号进行延迟以输出延迟时钟信号。所述电压控制电路电性连接至所述时钟控制电路与所述时钟延迟电路并且用以根据所述选择信号来调整输出至所述时钟控制电路与所述时钟延迟电路的驱动电压,其中所述时钟延迟电路的延迟能力会受所述驱动电压的影响,其中所述取样电路电性连接至所述延迟锁定回路并且用以根据所述延迟时钟信号来取样数据信号。在本专利技术的一实施例中,所述电压控制电路根据所述选择信号来调整所述驱动电压的操作包括:判断所述选择信号是否符合预设条件;以及若所述选择信号符合所述预设条件,将所述驱动电压的电压值由第一电压值调整为第二电压值,其中所述第二电压值不同于所述第一电压值。在本专利技术的一实施例中,所述电压控制电路包括比较电路与电压调节电路,其中所述比较电路电性连接至所述时钟控制电路并且用以判断所述选择信号的值是否大于门槛值,其中若所述选择信号的值大于所述门槛值,所述比较电路还用以输出电压调节信号,其中所述电压调节电路电性连接至所述比较电路并且反应于所述电压调节信号而将所述驱动电压的所述电压值由所述第一电压值调整为所述第二电压值。在本专利技术的一实施例中,若所述选择信号符合所述预设条件,所述电压控制电路还用以输出重置信号,其中所述时钟控制电路还用以接收所述重置信号并且反应于所述重置信号而执行所述延迟锁定。在本专利技术的一实施例中,所述时钟控制电路包括第一延迟线电路,并且所述时钟延迟电路包括第二延迟线电路,其中所述电压控制电路输出所述驱动电压至所述第一延迟线电路与所述第二延迟线电路。在本专利技术的一实施例中,所述时钟控制电路还包括电压转换电路,并且所述电压转换电路串接于所述电压控制电路与所述第一延迟线电路之间,其中所述电压转换电路用以接收所述参考时钟信号与所述驱动电压并且输出具有所述驱动电压的电压值的所述参考时钟信号至所述第一延迟线电路。本专利技术的一实施例提出一种数据取样方法,其包括:由时钟控制电路对参考时钟信号执行延迟锁定以输出选择信号;由时钟延迟电路根据所述选择信号对所述参考时钟信号进行延迟以输出延迟时钟信号;根据所述选择信号来调整输出至所述时钟控制电路与所述时钟延迟电路的驱动电压,其中所述时钟延迟电路的延迟能力会受所述驱动电压的影响;以及根据所述延迟时钟信号来取样数据信号。在本专利技术的一实施例中,所述根据所述选择信号来调整所述驱动电压的步骤包括:判断所述选择信号是否符合预设条件;以及若所述选择信号符合所述本文档来自技高网...

【技术保护点】
一种取样电路模块,其特征在于,包括:延迟锁定回路与取样电路,其中该延迟锁定回路包括:时钟控制电路,用以对参考时钟信号执行延迟锁定以输出选择信号;时钟延迟电路,电性连接至该时钟控制电路并且用以根据该选择信号对该参考时钟信号进行延迟以输出延迟时钟信号;以及电压控制电路,电性连接至该时钟控制电路与该时钟延迟电路并且用以根据该选择信号来调整输出至该时钟控制电路与该时钟延迟电路的驱动电压,其中该时钟延迟电路的延迟能力会受该驱动电压的影响,其中该取样电路电性连接至该延迟锁定回路并且用以根据该延迟时钟信号来取样数据信号。

【技术特征摘要】
1.一种取样电路模块,其特征在于,包括:
延迟锁定回路与取样电路,
其中该延迟锁定回路包括:
时钟控制电路,用以对参考时钟信号执行延迟锁定以输出选择信号;
时钟延迟电路,电性连接至该时钟控制电路并且用以根据该选择信号对
该参考时钟信号进行延迟以输出延迟时钟信号;以及
电压控制电路,电性连接至该时钟控制电路与该时钟延迟电路并且用以
根据该选择信号来调整输出至该时钟控制电路与该时钟延迟电路的驱动电
压,其中该时钟延迟电路的延迟能力会受该驱动电压的影响,
其中该取样电路电性连接至该延迟锁定回路并且用以根据该延迟时钟信
号来取样数据信号。
2.根据权利要求1所述的取样电路模块,其特征在于,该电压控制电路
根据该选择信号来调整该驱动电压的操作包括:
判断该选择信号是否符合预设条件;以及
若该选择信号符合该预设条件,将该驱动电压的电压值由第一电压值调
整为第二电压值,其中该第二电压值不同于该第一电压值。
3.根据权利要求2所述的取样电路模块,其特征在于,该电压控制电路
包括比较电路与电压调节电路,
其中该比较电路电性连接至该时钟控制电路并且用以判断该选择信号的
值是否大于门槛值,
其中若该选择信号的值大于该门槛值,该比较电路还用以输出电压调节
信号,
其中该电压调节电路电性连接至该比较电路并且反应于该电压调节信号
而将该驱动电压的该电压值由该第一电压值调整为该第二电压值。
4.根据权利要求2所述的取样电路模块,其特征在于,该第二电压值低
于该第一电压值。
5.根据权利要求2所述的取样电路模块,其特征在于,若该选择信号符
合该预设条件,该电压控制电路还用以输出重置信号,
其中该时钟控制电路还用以接收该重置信号并且反应于该重置信号而执

\t行该延迟锁定。
6.根据权利要求1所述的取样电路模块,其特征在于,该时钟控制电路
包括第一延迟线电路,并且该时钟延迟电路包括第二延迟线电路,
其中该电压控制电路输出该驱动电压至该第一延迟线电路与该第二延迟
线电路。
7.根据权利要求6所述的取样电路模块,其特征在于,该时钟控制电路
还包括电压转换电路,并且该电压转换电路串接于该电压控制电路与该第一
延迟线电路之间,
其中该电压转换电路用以接收该参考时钟信号与该驱动电压并且输出具
有该驱动电压的电压值的该参考时钟信号至该第一延迟线电路。
8.根据权利要求1所述的取样电路模块,其特征在于,该驱动电压的电
压值是负相关于该时钟延迟电路的该延迟能力。
9.一种存储器控制电路单元,用于控制可复写式非易失性存储器模块,
其特征在于,该存储器控制电路单元包括:
主机接口,用以电性连接至主机系统;
存储器接口,用以电性连接至该可复写式非易失性存储器模块;以及
取样电路模块,其中该取样电路模块包括延迟锁定回路与取样电路,
其中该延迟锁定回路包括:
时钟控制电路,用以对参考时钟信号执行延迟锁定以输出选择信号;
时钟延迟电路,电性连接至该时钟控制电路并且用以根据该选择信号对
该参考时钟信号进行延迟以输出延迟时钟信号;以及
电压控制电路,电性连接至该时钟控制电路与该时钟延迟电路并且用以
根据该选择信号来调整输出至该时钟控制电路与该时钟延迟电路的驱动电
压,其中该时钟延迟电路的延迟能力会受该驱动电压的影响,
其中该取样电路电性连接至该延迟锁定回路并且用以根据该延迟时钟信
号来取样数据信号。
10.根据权利要求9所述的存储器控制电路单元,其特征在于,该电压
控制电路根据该选择信号来调整该驱动电压的操作包括:
判断该选择信号是否符合预设条件;以及
若该选择信号符合该预设条件,将该驱动电压的电压值由第一电压值调

\t整为第二电压值,其中该...

【专利技术属性】
技术研发人员:吴仁钜陈维咏
申请(专利权)人:群联电子股份有限公司
类型:发明
国别省市:中国台湾;71

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1