一种螺环小分子浮栅型有机场效应晶体管存储器及其制备方法技术

技术编号:14923454 阅读:502 留言:0更新日期:2017-03-30 15:40
本发明专利技术涉及基于小分子的有机非易失性场效应晶体管存储器件领域。公开了一种螺环小分子浮栅型有机场效应晶体管存储器及其制备方法。所述存储器从上至下依次结构包括源漏电极、半导体层、隧穿层、浮栅层、电荷阻挡层,栅绝缘层,其中隧穿层、浮栅层、电荷阻挡层共同组合成了电荷捕获层。本发明专利技术所述晶体管存储器采用溶液加工法制备,操作简便,成本低廉,节约能源,有利于大规模批量化生产电荷捕获层为一层平滑的小分子螺环材料和高介电常数聚合物的复合纳米薄膜该存储器实现了高密度、稳定的非易失性存储性能,且保持较高迁移率和开关比(104),且操作工艺简单,成本较低,便于存储器件的推广、生产。

【技术实现步骤摘要】

本专利技术属于有机场效应晶体管存储器件领域,尤其涉及以小分子浮栅型的双极型有机场效应晶体管存储器及其制备方法。
技术介绍
高性能的有机存储单元是有机集成电路、射频识别标签(RFIDTags)、大面积显示等应用中必需的组成部分。同时,与传统的无机半导体器件相比,基于有机半导体材料的器件具有成本低、可实现大面积加工、可与柔性基底集成等优点;基于有机场效应晶体管的存储器还具有可用单个晶体管实现、非破坏性读取、易于和有机电路集成等优势,因此被认为是最具有应用前景的一类有机存储器件。根据工作原理和器件结构的不同,目前国内外研究的有机非易失性存储器可以分为基于有机场效应晶体管结构的浮栅型、驻极体型和铁电型存储器件。OFET(organicfieldeffecttransistor)存储器一般用晶体管输入输出特性、存储窗口、载流子迁移率、写入擦除速度、记忆保持时间以及读写擦循环等性能参数来表征。如今已有大量的研究工作致力于实现高密度、高速度的非易失高性能存储。其中有机纳米浮栅型晶体管存储器由于能够应用于柔性和可伸缩性存储设备而备受关注,在一定的外加电场作用下,嵌在电荷阻挡层和隧穿层之间的浮栅层纳米粒子通过对电荷载流子的捕获和释放来实现存储的写入和擦除。但这种分散的纳米粒子形貌很难精确控制且密度有限,电荷在浮栅层的迁移率也较低,因此通常较难实现高密度的存储性能。而采取尺寸在1nm以内的小分子浮栅的方法能够很好地解决这一问题。小分子材料具有性能稳定、分子和电子结构定义明确、且能根据需求进行电子结构和能带的设计等优势,但相比于聚合物在电荷存储中的广泛应用,致力于将小分子材料应用于稳定的非易失性电荷存储还很少,目前应用较多的仅C60、AlQ3等,且通常迁移率较低,较难实现高性能的存储。由此可见,纳米浮栅型存储器一直存在电荷在浮栅层的迁移率低和存储密度有限的问题,较难实现高性能的存储。
技术实现思路
鉴于现有技术中存在上述技术问题,本专利技术提出一种将具有优异电荷捕获能力的易溶性小分子材料和疏水性高介电常数聚合物PS共混旋涂制作成一种小分子型浮栅存储的方法,有效地解决了一般纳米浮栅型存储器所存在的存储密度较低、工艺较复杂的问题,实现了基于小分子材料的高密度、非易失性存储,并且制备工艺简单能够精确控制,有力地推进了小分子材料应用于存储的研究进展。为解决上述技术问题,本专利技术所采用的技术方案如下:一种基于小分子螺环材料的分子浮栅型有机场效应晶体管(OFET)存储器,从上至下依次包括源漏电极、半导体层、隧穿层、浮栅层、电荷阻挡层、栅绝缘层,其中隧穿层、浮栅层、电荷阻挡层共同组合成了电荷捕获层。其特征在于:电荷捕获层在结构上为一层平滑的小分子螺环和高介电常数聚合物的复合纳米薄膜。该浮栅型OFET存储器不仅大大简化了制作工艺,同时采用分子浮栅的方式也较大提升了存储密度。本专利技术中所述浮栅层为共混旋涂的一层小分子材料SFDBAO和聚合物PS的复合纳米薄膜,薄膜粗糙度较低,非常平滑,相比于常见的纳米颗粒型浮栅,有效提升了电荷捕获密度和电荷在浮栅层中的迁移率。而且,SFDBAO和PS的复合纳米薄膜能够同时作为空穴和电子捕获层,产生较大正负双向存储窗口,并且保持较长时间的稳定性。如此,就提高了OFET存储器的电荷在浮栅层的迁移率和存储密度。在进一步的技术方案中,所述浮栅型OFET存储器的最下部还包括衬底和形成于衬底之上的栅电极。所述复合纳米薄膜中的小分子螺环为螺[芴-9,7-二苯并[c,h]吖啶-5-酮](SFDBAO),其可通过绿色日光氧化反应制备,稳定性较好,分子式中含有羟基和位阻结构,且具有较高的吸电子能力,有利于捕获电荷,并且溶解性较好,易于旋涂;聚合物选自高介电常数聚合物材料,所述高介电常数聚合物材为常见的聚苯乙烯PS。所述SFDBAO和PS通过溶液方式共混旋涂于所述栅绝缘层之上。所述SFDBAO的分子式结构如下:上述SFDBAO和PS的复合纳米薄膜作为电荷捕获层的混合摩尔比为:SFDBAO:PS=1:5-25,优选为1:10;所述薄膜的厚度为30-45nm。SFDBAO材料提供了较高的空穴捕获密度。PS材料的加入大大地提升了存储器件的维持时间和稳定性,在五万秒测试时间内均无明显电荷泄露的情况。本专利技术所提供器件在外加电压作用下能够同时捕获空穴和电子,具有正负双向大的存储窗口(正负双向写入窗口均可达到70V左右)。很好地将PS捕获电子和SFDBAO捕获空穴的能力综合在一个器件上。所述衬底选自高掺杂硅片、玻璃片或塑料PET。所述栅电极采用的材料选自高掺杂硅、铝、铜、银、金、钛或钽。所述栅绝缘层采用的材料选自二氧化硅、氧化铝、氧化锆、聚苯乙烯PS或聚乙烯吡咯烷酮PVP,所述栅绝缘层的薄膜厚度为100-300nm。所述浮栅层结构为小分子浮栅或金属纳米粒子浮栅等。所述半导体层采用的材料选自并五苯、并四苯、钛青铜、红荧烯、并三苯或3-己基噻吩,所述半导体采用热真空蒸镀成膜法成膜,覆盖在隧穿层表面上形成导电沟道,其厚度为40-50nm。所述源漏电极材料为金属或有机导体材料,其厚度为100nm。在更进一步的技术方案中,所述OFET存储器的器件结构从内到外分别为高掺杂硅片作为衬底和栅电极、300nm的二氧化硅(SiO2)作为栅绝缘层、35nm的SFDBAO和PS的复合纳米薄膜作为电荷捕获层、并五苯作为半导体层、金作为源漏电极。为本专利技术所述的存储器测试其存储窗口特性曲线,可知写入窗口很大,而且可以实现双向的写入和擦除,显示器件具有很好的存储器特性;其写入-读取-擦除-读取特性数据也表面该存储器具有良好的反复擦写能力,经过较长周期的擦写循环后,器件的擦写窗口基本没有变化;对于其数据保持能力,在经过长达5万秒之后,存储的电荷依然十分稳定,说明器件的存储可靠性较高。本专利技术还提供了上述OFET存储器件的制备方法,具体包括如下步骤:(1)选取具有优异电荷捕获能力的小分子螺环和高介电常数聚合物,溶于甲苯,制备成为共混溶液,溶液浓度为5-15mg/ml,优选的浓度为5mg/ml;将配置好的共混溶液通过80KHz的超声波处理10-15min,之后静置5h,使其充分溶解;(2)选择合适的栅电极和栅绝缘层基片,清洗干净基片后烘干;(3)在干净的基片表面旋涂步骤(1)中的共混溶液,将旋涂好的样品放入80℃烘箱中烘干,获得复合薄膜浮栅层;(4)在烘干后的复合薄膜浮栅层上面真空蒸镀半导体层和源漏电极。在步骤(1)中小分子螺环和高介电常数聚合物的混合摩尔比为:SF本文档来自技高网
...
一种<a href="http://www.xjishu.com/zhuanli/59/CN105679938.html" title="一种螺环小分子浮栅型有机场效应晶体管存储器及其制备方法原文来自X技术">螺环小分子浮栅型有机场效应晶体管存储器及其制备方法</a>

【技术保护点】
一种螺环小分子浮栅型有机场效应晶体管存储器,其从上至下依次包括源漏电极、半导体层、隧穿层、浮栅层、电荷阻挡层,栅绝缘层,其中隧穿层、浮栅层、电荷阻挡层共同组合成了电荷捕获层,其特征在于:电荷捕获层为一层平滑的小分子螺环和高介电常数聚合物的复合纳米薄膜。

【技术特征摘要】
1.一种螺环小分子浮栅型有机场效应晶体管存储器,其从上至下依次包括源漏电极、半
导体层、隧穿层、浮栅层、电荷阻挡层,栅绝缘层,其中隧穿层、浮栅层、电荷阻挡层共同
组合成了电荷捕获层,其特征在于:电荷捕获层为一层平滑的小分子螺环和高介电常数聚合
物的复合纳米薄膜。
2.根据权利要求1所述的有机场效应晶体管存储器,其特征在于:所述存储器的下部还
包括衬底和形成于衬底之上的栅电极,为底栅顶接触型场效应晶体管结构。
3.根据权利要求1或2所述的有机场效应晶体管存储器,其特征在于:所述复合纳米薄
膜中的小分子螺环材料为螺[芴-9,7-二苯并[c,h]吖啶-5-酮](SFDBAO),其可通过绿色日光氧
化反应制备;所述高介电常数聚合物为聚苯乙烯(PS)。
4.根据权利要求3所述的有机场效应晶体管存储器,其特征在于:所述SFDBAO和PS
通过溶液方式共混旋涂于所述栅绝缘层之上。
5.根据权利要求4所述的有机场效应晶体管存储器,其特征在于:所述SFDBAO和PS
的复合纳米薄膜作为电荷捕获层的混合摩尔比为:SFDBAO:PS=1:5-25;所述薄膜的厚度为
30-45nm。
6.根据权利要求1或2所述的浮栅型有机场效应晶体管存储器,其特征在于:
所述衬底选自高掺杂硅片、玻璃片或塑料PET;
所述栅电极采用的材料选自高掺杂硅、铝、铜、银、金、钛或钽;
所述栅绝缘层采用的材料选自二氧化硅、氧化铝、氧化锆、聚苯乙烯PS或聚乙烯吡咯烷
酮PVP,所述栅绝缘层的薄膜厚度为100-300nm;
所述浮栅层结构为小分子浮栅或金属纳米粒子浮栅;
所述半导体层采用的材料选自并五苯、并四苯、钛青铜、红荧烯、并三苯或3-己基噻吩,
所述半导体采用热真空蒸镀成膜法成膜,覆盖在隧穿层表面上形成导电沟道,其厚度为
40-50nm;
所述源漏电极材料为金属或有机导体材料,其厚度为100nm。
7...

【专利技术属性】
技术研发人员:解令海徐文娟仪明东孙辰李雯舒景坤胡波黄维
申请(专利权)人:南京邮电大学
类型:发明
国别省市:江苏;32

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1