移位寄存器单元及其驱动方法、栅极驱动电路及显示装置制造方法及图纸

本发明专利技术公开了一种移位寄存器单元及其驱动方法、栅极驱动电路及显示装置，属于显示技术领域。该移位寄存器单元包括：输入模块、输出模块和下拉模块；该下拉模块用于在第二时钟信号的控制下，对上拉节点和输出端进行降噪。由于该第二时钟信号端输出的第二时钟信号在消隐阶段中处于第一电位的时长大于0，因此可以保证该下拉模块能够在消隐阶段继续对上拉节点和输出端进行降噪，保证显示装置的显示效果。

【技术实现步骤摘要】

本专利技术涉及显示
，特别涉及一种移位寄存器单元及其驱动方法、栅极驱动电路及显示装置。
技术介绍
显示装置在显示图像时，需要利用移位寄存器(即栅极驱动电路)对像素单元进行扫描，移位寄存器包括多个级联的移位寄存器单元，每个移位寄存器单元对应一行像素单元，由该多个级联的移位寄存器单元实现对显示装置中各行像素单元的逐行扫描驱动，以显示图像。相关技术中有一种移位寄存器单元，该移位寄存器单元中包括多个晶体管和电容器。该多个晶体管和电容器分别与多个信号端连接，能够在该多个信号端输出的信号的控制下，控制该移位寄存器单元的输出端的电位高低。但是，在移位寄存器上一帧扫描结束到下一帧扫描开始之间的间隔，也称为消隐阶段(英文：VerticalBlank；简称：VBlank)中，各个信号端输出的信号均处于低电位，每个移位寄存器单元中用于对输出端进行降噪的晶体管可能无法有效开启，使得移位寄存器单元的输出端存在噪声，影响显示装置的显示效果。
技术实现思路
为了解决相关技术中移位寄存器单元的输出端在消隐阶段存在噪声，影响显示装置的显示效果的问题，本专利技术提供了一种移位寄存器单元及其驱动方法、栅极驱动电路及显示装置。所述技术方案如下：第一方面，提供了一种移位寄存器单元，所述移位寄存器单元包括：输入模块、输出模块和下拉模块；所述输入模块分别与输入信号端、复位信号端、第一控制信号端、第二控制信号端和上拉节点连接，用于在来自所述输入信号端的输入信号、来自所述第一控制信号端的第一控制信号、来自所述复位信号端的复位信号和来自所述第二控制信号端的第二控制信号的控制下，控制所述上拉节点的电位；所述输出模块分别与第一时钟信号端、所述上拉节点和输出端连接，用于在所述上拉节点的控制下，向所述输出端输出来自所述第一时钟信号端的第一时钟信号；所述下拉模块分别与第二时钟信号端、电源信号端、所述上拉节点和所述输出端连接，用于在来自所述第二时钟信号端的第二时钟信号的控制下，向所述上拉节点和所述输出端输出来自所述电源信号端的电源信号；其中，所述第二时钟信号端输出的第二时钟信号在消隐阶段中处于第一电位的时长大于0。可选的，所述下拉模块包括：控制子模块和下拉子模块；所述控制子模块分别与所述第二时钟信号端、所述电源信号端、所述上拉节点、所述输出端和下拉节点连接，用于在所述第二时钟信号、所述电源信号、所述上拉节点和所述输出端的控制下，控制所述下拉节点的电位；所述下拉子模块分别与所述下拉节点、所述电源信号端、所述上拉节点和所述输出端连接，用于在所述下拉节点的控制下，向所述上拉节点和所述输出端输出所述电源信号。可选的，所述控制子模块，包括：第一晶体管、第二晶体管、第三晶体管和第一电容器；所述第一晶体管的栅极与所述上拉节点连接，第一极与所述电源信号端连接，第二极与所述下拉节点连接；所述第二晶体管的栅极和第一极与所述第二时钟信号端连接，第二极与所述下拉节点连接；所述第三晶体管的栅极与所述输出端连接，第一极与所述电源信号端连接，第二极与所述下拉节点连接；所述第一电容器的一端与所述下拉节点连接，另一端与所述电源信号端连接。可选的，所述下拉子模块，包括：第四晶体管和第五晶体管；所述第四晶体管的栅极与所述下拉节点连接，第一极与所述电源信号端连接，第二极与所述输出端连接；所述第五晶体管的栅极与所述下拉节点连接，第一极与所述电源信号端连接，第二极与所述上拉节点连接。可选的，所述输入模块，包括：第六晶体管和第七晶体管；所述输出模块，包括：第八晶体管和第二电容器；所述第六晶体管的栅极与所述输入信号端连接，第一极与所述第一控制信号端连接，第二极与所述上拉节点连接；所述第七晶体管的栅极与所述复位信号端连接，第一极与所述第二控制信号端连接，第二极与所述上拉节点连接；所述第八晶体管的栅极与所述上拉节点连接，第一极与所述第一时钟信号端连接，第二极与所述输出端连接；所述第二电容器的一端与所述上拉节点连接，另一端与所述输出端连接。可选的，所述第二时钟信号端输出的第二时钟信号在消隐阶段和在扫描阶段的周期相同，占空比相同。第二方面，提供了一种移位寄存器单元的驱动方法，所述移位寄存器单元包括：输入模块、输出模块和下拉模块；所述方法包括：扫描阶段和消隐阶段；在所述扫描阶段中，当输入信号端输出的输入信号为第一电位，第一控制信号端输出的第一控制信号为第一电位时，所述输入模块向上拉节点输出所述第一控制信号，所述输出模块在所述上拉节点的控制下，向所述输出端输出来自第一时钟信号端的第一时钟信号，当复位信号端输出的复位信号为第一电位，第二控制信号端输出的第二控制信号为第二电位时，所述输入模块向所述上拉节点输出所述第二控制信号，当第二时钟信号端输出的第二时钟信号为第一电位时，所述下拉模块在所述第二时钟信号的控制下，向所述上拉节点和所述输出端输出来自电源信号端的电源信号，所述电源信号处于第二电位；在所述消隐阶段中，所述第二时钟信号端输出的第二时钟信号处于第一电位的时长大于0，所述下拉模块在所述第二时钟信号的控制下，持续向所述上拉节点和所述输出端输出所述电源信号。可选的，所述第二时钟信号端输出的第二时钟信号在所述消隐阶段和在所述扫描阶段的周期相同，占空比相同。第三方面，提供了一种栅极驱动电路，所述栅极驱动电路包括：至少两个级联的如第一方面所述的移位寄存器单元；其中，每个移位寄存器单元分别与第一时钟信号端和第二时钟信号端连接，所述第一时钟信号端输出的第一时钟信号在消隐阶段中处于第一电位的时长大于0，所述第二时钟信号端输出的第二时钟信号在消隐阶段中处于第一电位的时长大于0。第四方面，提供了一种显示装置，所述显示装置包括：如第三方面所述的栅极驱动电路。本专利技术提供的技术方案带来的有益效果是：本专利技术提供了一种移位寄存器单元及其驱动方法、栅极驱动电路及显示装置。该移位寄存器单元包括下拉模块，该下拉模块可以在第二时钟信号的控制下，对上拉节点和输出端降噪。由于该第二时钟信号端可以在消隐阶段交替输出第一电位和第二电位的信号，因此可以保证该下拉模块能够在消隐阶段持续对上拉节点和输出端进行降噪，保证显示装置的显示效果。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术实施例提供的一种移位寄存器单元的结构示意图；图2是本专利技术实施例提供的一种第二时钟信号的时序图；图3是本专利技术实施例提供的另一种移位寄存器单元的结构示意图；图4是本专利技术实施例提供的又一种移位寄存器单元的结构示意图；图5是本专利技术实施例提供的一种移位寄存器单元的驱动方法的流程图；图6是本专利技术实施例提供的一种移位寄存器单元的驱动过程的时序图；图7是相关技术中移位寄存器单元的驱动过程的时序图；图8是本专利技术实施例提供的一种栅极驱动电路的结构示意图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术实施方式作进一步地详细描述。本专利技术所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，根据在电路中的作用本专利技术的实施例所采用的晶体管主要为开关晶体管。由本文档来自技高网...

【技术保护点】
一种移位寄存器单元，其特征在于，所述移位寄存器单元包括：输入模块、输出模块和下拉模块；所述输入模块分别与输入信号端、复位信号端、第一控制信号端、第二控制信号端和上拉节点连接，用于在来自所述输入信号端的输入信号、来自所述第一控制信号端的第一控制信号、来自所述复位信号端的复位信号和来自所述第二控制信号端的第二控制信号的控制下，控制所述上拉节点的电位；所述输出模块分别与第一时钟信号端、所述上拉节点和输出端连接，用于在所述上拉节点的控制下，向所述输出端输出来自所述第一时钟信号端的第一时钟信号；所述下拉模块分别与第二时钟信号端、电源信号端、所述上拉节点和所述输出端连接，用于在来自所述第二时钟信号端的第二时钟信号的控制下，向所述上拉节点和所述输出端输出来自所述电源信号端的电源信号；其中，所述第二时钟信号端输出的第二时钟信号在消隐阶段中处于第一电位的时长大于0。

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，所述移位寄存器单元包括：输入模块、输出模块和下拉模块；所述输入模块分别与输入信号端、复位信号端、第一控制信号端、第二控制信号端和上拉节点连接，用于在来自所述输入信号端的输入信号、来自所述第一控制信号端的第一控制信号、来自所述复位信号端的复位信号和来自所述第二控制信号端的第二控制信号的控制下，控制所述上拉节点的电位；所述输出模块分别与第一时钟信号端、所述上拉节点和输出端连接，用于在所述上拉节点的控制下，向所述输出端输出来自所述第一时钟信号端的第一时钟信号；所述下拉模块分别与第二时钟信号端、电源信号端、所述上拉节点和所述输出端连接，用于在来自所述第二时钟信号端的第二时钟信号的控制下，向所述上拉节点和所述输出端输出来自所述电源信号端的电源信号；其中，所述第二时钟信号端输出的第二时钟信号在消隐阶段中处于第一电位的时长大于0。2.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉模块包括：控制子模块和下拉子模块；所述控制子模块分别与所述第二时钟信号端、所述电源信号端、所述上拉节点、所述输出端和下拉节点连接，用于在所述第二时钟信号、所述电源信号、所述上拉节点和所述输出端的控制下，控制所述下拉节点的电位；所述下拉子模块分别与所述下拉节点、所述电源信号端、所述上拉节点和所述输出端连接，用于在所述下拉节点的控制下，向所述上拉节点和所述输出端输出所述电源信号。3.根据权利要求2所述的移位寄存器单元，其特征在于，所述控制子模块，包括：第一晶体管、第二晶体管、第三晶体管和第一电容器；所述第一晶体管的栅极与所述上拉节点连接，第一极与所述电源信号端连接，第二极与所述下拉节点连接；所述第二晶体管的栅极和第一极与所述第二时钟信号端连接，第二极与所述下拉节点连接；所述第三晶体管的栅极与所述输出端连接，第一极与所述电源信号端连接，第二极与所述下拉节点连接；所述第一电容器的一端与所述下拉节点连接，另一端与所述电源信号端连接。4.根据权利要求2所述的移位寄存器单元，其特征在于，所述下拉子模块，包括：第四晶体管和第五晶体管；所述第四晶体管的栅极与所述下拉节点连接，第一极与所述电源信号端连接，第二极与所述输出端连接；所述第五晶体管的栅极与所述下拉节点连接，第一极与所述电源信号端连接，第二极与所述上拉节点连接。5.根据权利要求1所述的移位寄存器单元...

【专利技术属性】
技术研发人员：王珍，詹小舟，杨万华，陈鹏骏，孙建，
申请(专利权)人：京东方科技集团股份有限公司，鄂尔多斯市源盛光电有限责任公司，
类型：发明
国别省市：北京;11