封装基材的制作方法技术

本发明专利技术公开了一种封装基材的制作方法，其步骤至少包括：准备核心基材；制作下层重新分配电路于核心基材的下表面；其中，下层重新分配电路埋设于下层介电层中，包含有复数个第一上层金属垫以及复数个第一下层金属垫；从核心基材的上层磨薄核心基材；从核心基材的上方制作复数个孔；每个孔的底部裸露出对应的第一上层金属垫的上表面；在每个孔的内部填充金属，形成复数个贯穿核心基材的金属柱；以及切割，获得复数个半成品。本发明专利技术能有效减少或是消除薄膜封装基材在制程中或是封装程序中产生皱褶(wrinkle)或是板翘(warpage)。

【技术实现步骤摘要】

本专利技术涉及一种封装基材的制作方法，特别是一种减少或是消除薄膜封装基材(thinfilmpackagesubstrate)在制程中或是封装程序中可能产生皱褶(wrinkle)或是板翘(warpage)的一种封装基材的制作方法。
技术介绍
随着技术的进步，半导体封装基材愈做愈薄，在制程中，基于各种不同材料的热膨胀系数(coefficientofthermalexpansion；CTE)的不同，薄膜基材遭遇到的问题之一，便是皱褶或是板翘的问题，若是未能解决皱褶或是板翘的问题，在后续的电路「对位(registration)便会发生很大的困扰，所以，如何消除或是避免薄型电路产生皱褶或是板翘，是高密度薄膜封装基材必须解决的一大课题。图1A～1E显示美国专利公开号US20150135527A1所揭露的一个先前技艺，其揭露一个封装基材的制程，包含下述步骤：图1A显示：准备核心基材(coresubstrate)10；图1B显示：由核心基材10的上方，制作复数个孔11，孔11的深度不大于基材10的厚度，孔10的底部并未贯通核心基材10；图1C显示：填充金属于孔11中，制成复数条金属柱12；图1D显示：制作电路重新分配层RDL于核心基材10上方；电路重新分配层RDL电性耦合于金属柱12。电路重新分配层RDL具有埋设于介电层13中的重新分配电路14；复数个上层焊垫141设置于重新分配电路14的上层；复数个下层焊垫142设置于重新分配电路14的下层；每一个下层焊垫142分别电性耦合至对应的金属柱12的上端。图1E显示：由核心基材10的下方磨薄核心基材10，使得金属柱12的下端裸露出来，制成金属柱12贯通核心基材10的结构。之后，再进行后面的制程，后面的制程包含在金属柱12下方制作下层电路重新分配层…等结构；本说明书在此省略后续制程的描述。此一先前技艺，先制作金属柱12的前段制程，然后制作电路重新分配层RDL于金属柱12上方；然后从下方开始磨薄核心基材10，使金属柱12呈现贯通核心基材10的状态。此一先前技艺的缺点是：在含有金属柱12的核心基材10上方制作薄膜电路重新分配层RDL，因为有金属柱12与核心基材10混合材料做基础，混合材料的CTE相对较大，故制作薄膜电路重新分配层RDL的时候，基于CTE匹配问题，使得薄膜电路重新分配层RDL尺寸稳定度较差，后续制程在对位上，会有偏差可能，而发生产品可靠度问题。
技术实现思路
针对现有技术的上述不足，根据本专利技术的实施例，希望提供一种能有效减少或是消除薄膜封装基材在制程中或是封装程序中产生皱褶(wrinkle)或是板翘(warpage)的封装基材的制作方法。根据实施例，本专利技术提供的一种封装基材的制作方法，其步骤至少包括：准备核心基材；制作下层重新分配电路于核心基材的下表面；其中，下层重新分配电路埋设于下层介电层中，包含有复数个第一上层金属垫以及复数个第一下层金属垫；从核心基材的上层磨薄核心基材；从核心基材的上方制作复数个孔；每个孔的底部裸露出对应的第一上层金属垫的上表面；在每个孔的内部填充金属，形成复数个贯穿核心基材的金属柱；以及切割，获得复数个半成品。根据一个实施例，本专利技术前述封装基材的制作方法中，进一步包含如下步骤：准备暂时性承载板，其中，暂时性承载板的上表面涂布有释放层；安置复数个前述的半成品于释放层的上面；其中，每个半成品的设置以金属柱在上方、下层重新分配电路在下方的位置安置；以第一封装胶体包裹封装每一半成品至少四个侧面周边；在复数个金属柱的上面制作上层重新分配电路；其中，上层重新分配电路具有复数个第二上层金属垫以及复数个第二下层金属垫；其中，每个金属柱的上端分别电性耦合到对应的一个第二下层金属垫；移除暂时性承载板；以及从下层介电层的底面制作复数个底部开口，分别裸露对应的第一下层金属垫的下表面。根据一个实施例，本专利技术前述封装基材的制作方法中，进一步包含如下步骤：在复数个第一下层金属垫的底表面设置至少一片芯片。根据一个实施例，本专利技术前述封装基材的制作方法中，进一步包含如下步骤：在芯片和下层介电层的底表面之间的空间中填充下层填充材料。根据一个实施例，本专利技术前述封装基材的制作方法中，进一步包含如下步骤：施加第二封装胶体，封装芯片。根据一个实施例，本专利技术前述封装基材的制作方法中，进一步包含如下步骤：设置复数个焊锡球，每一个焊锡球设置于对应的一个第二上层金属垫的上表面。根据一个实施例，本专利技术前述封装基材的制作方法中，进一步包含如下步骤：切割，获得复数个芯片封装单元。根据实施例，本专利技术提供的另一种封装基材的制作方法，包括如下步骤：准备核心基材；制作下层重新分配电路于核心基材的底表面；其中，下层重新分配电路埋设于下层介电层中，具有复数个第一上层金属垫以及复数个第一下层金属垫；从核心基材的上层磨薄核心基材；从核心基材的上方制作复数个孔；每个孔的底部裸露出对应的第一上层金属垫的上表面；在每个孔中填充金属，形成复数个贯穿核心基材的金属柱；制作上层重新分配电路于复数个金属柱的上面；其中，上层重新分配电路埋设于上层介电层中，具有复数个第二上层金属垫，并且具有复数个第二下层金属垫；其中，每个金属柱的上端分别电性耦合到对应的第二下层金属垫的下表面；以及从下层介电层的底面制作复数个底部开口，分别裸露对应的第一下层金属垫的下表面。根据一个实施例，本专利技术前述封装基材的制作方法中，进一步包含如下步骤：在复数个第一下层金属垫的底表面上设置至少一片芯片。根据一个实施例，本专利技术前述封装基材的制作方法中，进一步包含如下步骤：在芯片和下层介电层的底表面之间的空间中填充下层填充材料。根据一个实施例，本专利技术前述封装基材的制作方法中，进一步包含如下步骤：施加封装胶体，封装芯片。根据一个实施例，本专利技术前述封装基材的制作方法中，进一步包含如下步骤：从上层介电层的顶面制作复数个顶部开口，分别裸露对应的第二上层金属垫的上表面；以及设置复数个焊锡球，每一个焊锡球设置于对应的一个第二上层金属垫的上表面。根据一个实施例，本专利技术前述封装基材的制作方法中，进一步包含如下步骤：切割，获得复数个芯片封装单元。相对于现有技术，本专利技术先以单纯厚片核心基材(coresubstrate)当作基础，在厚片核心基材下方制作下层电路重新分配层RDL1，借着厚片核心基材的固有的坚固性与较低的CTE，可以获得尺寸稳定度较高的下层电路重新分配层RDL1；之后，再进行磨薄基材、挖孔、填充金属…等制作完成第一金属柱，呈现第一金属柱贯通核心基材的结构。本专利技术揭露的芯片用封装基材的制程中：首先，准备核心基材，形成底部电路重新分配层(RDL1)于核心基材下方；在底部重新分配层的制程中，底部重新分配层的任何可能的皱褶或是板翘，通过在核心基材的坚硬度所抑制，而不会发生皱褶或是板翘；然后制作多个第一金属柱，贯穿核心基材；最后，制作顶部电路重新分配层(RDL2)于核心基材上方。底部电路重新分配层(RDL1)的底表面适合芯片的安置，顶部电路重新分配层(RDL2)的上表面适合焊锡球的设置用以匹配片封装单元至系统电路板。附图说明图1A～1E是先前技艺之封装基材的制作过程示意图。图2A～2E是本专利技术的一个半成品的制作过程示意图。图3是本专利技术的一个半成品的结构示意图。图4～9是本专利技术封装本文档来自技高网...

【技术保护点】
一种封装基材的制作方法，其特征是，其步骤至少包括：准备核心基材；制作下层重新分配电路于核心基材的下表面；其中，下层重新分配电路埋设于下层介电层中，包含有复数个第一上层金属垫以及复数个第一下层金属垫；从核心基材的上层磨薄核心基材；从核心基材的上方制作复数个孔；每个孔的底部裸露出对应的第一上层金属垫的上表面；在每个孔的内部填充金属，形成复数个贯穿核心基材的金属柱；以及切割，获得复数个半成品。

【技术特征摘要】
2015.09.17 US 62/219,7471.一种封装基材的制作方法，其特征是，其步骤至少包括：准备核心基材；制作下层重新分配电路于核心基材的下表面；其中，下层重新分配电路埋设于下层介电层中，包含有复数个第一上层金属垫以及复数个第一下层金属垫；从核心基材的上层磨薄核心基材；从核心基材的上方制作复数个孔；每个孔的底部裸露出对应的第一上层金属垫的上表面；在每个孔的内部填充金属，形成复数个贯穿核心基材的金属柱；以及切割，获得复数个半成品。2.如权利要求1所述的封装基材的制作方法，其特征是，进一步包含如下步骤：准备暂时性承载板，其中，暂时性承载板的上表面涂布有释放层；安置复数个前述的半成品于释放层的上面；其中，每个半成品的设置以金属柱在上方、下层重新分配电路在下方的位置安置；以第一封装胶体包裹封装每一半成品至少四个侧面周边；在复数个金属柱的上面，制作上层重新分配电路；其中，上层重新分配电路具有复数个第二上层金属垫以及复数个第二下层金属垫；其中，每个金属柱的上端分别电性耦合到对应的一个第二下层金属垫；移除暂时性承载板；以及从下层介电层的底面制作复数个底部开口，分别裸露对应的第一下层金属垫的下表面。3.如权利要求2所述的封装基材的制作方法，其特征是，进一步包含如下步骤：在复数个第一下层金属垫的底表面设置至少一片芯片。4.如权利要求3所述的封装基材的制作方法，其特征是，进一步包含如下步骤：在芯片和下层介电层的底表面之间的空间中填充下层填充材料。5.如权利要求4所述的封装基材的制作方法，其特征是，进一步包含如下步骤：施加第二封装胶体，封装芯片。6.如权利要求5所述的封装基材的制作方法，其特征是，进一步包含如下步骤：设置复数个焊...

【专利技术属性】
技术研发人员：胡迪群，
申请(专利权)人：胡迪群，
类型：发明
国别省市：中国台湾;71