一种GOA电路及液晶显示器制造技术

阅读:8 留言:0更新日期:2017-03-29 13:45
本发明专利技术公开了一种GOA电路及液晶显示器。该GOA电路包括级联的多个GOA单元和多个下拉维持电路,其中,级联的多个GOA单元用于在多个时钟信号的控制下分别输出第一电平信号的栅极驱动信号以对显示区域中对应的水平扫描线进行充电;每一个下拉维持电路对应至少两个GOA单元,每一个下拉维持电路用于维持对应的至少两个GOA单元在非作用期间输出的栅极驱动信号为第二电平信号。通过上述方式,本发明专利技术可以减少下拉维持电路的数量,进而可以减少GOA电路布线区的宽度以满足液晶显示器窄边框设计的需求。

【技术实现步骤摘要】

本专利技术涉及液晶领域,特别是涉及一种GOA电路及液晶显示器。
技术介绍
现有的GOA(Gatedriveronarray)电路包括级联的GOA单元和多个下拉维持电路,其中,一个GOA单元需要一个或者两个用于维持下拉的下拉维持电路。在实际应用中,下拉维持电路一般由多个晶体管构成,由于晶体管的数量较多,下拉维持电路往往会占用大量的空间。当下拉维持电路的数量较多时,会增加GOA电路布线区的宽度,进而增大液晶显示器的窄边框的设计难度。
技术实现思路
本专利技术主要解决的技术问题是提供一种GOA电路及液晶显示器,能够减少GOA电路布线区的宽度,从而降低液晶显示器的窄边框的设计难度。为解决上述技术问题,本专利技术采用的一个技术方案是:提供一种GOA电路,用于液晶显示器,该GOA电路包括级联的多个GOA单元,其中,级联的多个GOA单元用于在多个时钟信号的控制下分别输出第一电平信号的栅极驱动信号以对显示区域中对应的水平扫描线进行充电;该GOA电路进一步包括多个下拉维持电路,其中,每一个下拉维持电路对应至少两个GOA单元,每一个下拉维持电路用于维持对应的至少两个GOA单元在非作用期间输出的栅极驱动信号为第二电平信号。其中,当多个时钟信号的数量为N时,每一个或每两个下拉维持电路对应N/2个GOA单元。其中,下拉维持电路包括输入模块和输出模块;输入模块包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管和第一电容,其中,第一晶体管的栅极、源极与第二晶体管的源极相连后与第一输入信号连接,第一晶体管的漏极分别与第三晶体管的源极、第四晶体管的栅极连接,第二晶体管的栅极分别与第三晶体管的栅极、第五晶体管的源极和栅极连接,第二晶体管的漏极与第四晶体管的源极连接,第五晶体管的漏极分别与第六晶体管的漏极、第七晶体管的源极、第一电容的一端、第九晶体管的栅极连接,第六晶体管的栅极和源极相连后与第二输入信号连接,第七晶体管的栅极、第十晶体管的栅极与复位信号连接,第八晶体管的栅极和源极连接后与第三输入信号连接,第八晶体管的漏极与第九晶体管的源极连接,第九晶体管的漏极分别与第一电容的另一端和第十晶体管的源极连接,第三晶体管、第四晶体管、第七晶体管、第十晶体管的漏极连接后与第四输入信号连接;输出模块包括多个晶体管,多个晶体管的数量等于多个时钟信号的数量N,多个晶体管的栅极彼此连接后与输入模块中的第九晶体管的漏极连接,多个晶体管的漏极彼此连接后与第四输入信号连接,多个晶体管的源极分别与对应的N/2个GOA单元的公共信号点和栅极驱动信号连接。其中,当多个时钟信号的数量为八个,每一个下拉维持电路对应四个GOA单元时,第M级下拉维持电路的第一输入信号为恒压正电源,第二输入信号为第M-1级级传信号,第四输入信号为恒压负电源;其中,第M级下拉维持电路的第九晶体管的漏极输出第M级级传信号;其中,第M级下拉维持电路和第M+1级下拉维持电路的第三输入信号相位相反。其中,当多个时钟信号为八个,每二个下拉维持电路对应四个GOA单元时,第M级下拉维持电路的第一输入信号为第一低频信号,第二输入信号为第M-2级级传信号,第四输入信号为恒压负电源;第M+1级下拉维持电路的第一输入信号为第二低频信号,第二输入信号为第M-1级级传信号,第三输入信号为第二控制信号,第四输入信号为恒压负电源;其中,第M级下拉维持电路和第M+1级下拉维持电路的第三输入信号相同,其与相邻的另外两个下拉维持电路的第三输入信号的相位相反;其中,第M级下拉维持电路的第九晶体管的漏极输出第M级级传信号,第M+1级下拉维持电路的第九晶体管的漏极输出第M+1级级传信号。其中,第一低频信号和第二低频信号的相位相反。其中,第一低频信号和第二低频信号每隔预定图像帧切换一次极性,其中,预定图像帧的取值范围为1~100帧。其中,第M级下拉维持电路和第M+1级下拉维持电路在第一低频信号和第二低频信号的控制下交替工作。其中,GOA单元包括第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管和第二电容,其中,第十一晶体管的栅极与源极连接后与上一级启动信号连接,第十一晶体管的漏极分别与第十二晶体管的源极、第十三晶体管的栅极、第十四晶体管的栅极,第二电容的一端以及公共信号点连接,第十二晶体管的栅极与第十五晶体管的栅极连接,第十三晶体管的源极与第十四晶体管的源极连接后与时钟信号连接,第十三晶体管的漏极输出当前级启动信号,第十四晶体管的漏极分别与第二电容的另一端、第十五晶体管的源极以输出栅极驱动信号,第十二晶体管、第十五晶体管的漏极与恒压负电源连接。为解决上述技术问题,本专利技术采用的另一个技术方案是:提供一种液晶显示器,包括了上述GOA电路。本专利技术的有益效果是:本专利技术的GOA电路及液晶显示器通过一个下拉维持电路维持对应的至少两个GOA单元在非作用期间输出第二电平信号的栅极驱动信号,从而可以减少下拉维持电路的数量,进而可以减少GOA电路布线区的宽度以满足液晶显示器窄边框设计的需求。附图说明图1是本专利技术第一实施例的GOA电路的结构示意图;图2是本专利技术第二实施例的GOA电路的结构示意图;图3是图2所示的GOA单元的电路原理图;图4是图2所示的下拉维持电路的电路原理图;图5是图4所示的下拉维持电路的工作时序图;图6是本专利技术第三实施例的GOA电路的结构示意图;图7是图6所示的对应四个GOA单元的两个下拉维持电路的电路原理图;图8是图7所示第M级下拉维持电路的工作时序图;图9是图7所示第M+1级下拉维持电路的工作时序图;图10是本专利技术实施例的液晶显示器的结构示意图。具体实施方式在说明书及权利要求书当中使用了某些词汇来指称特定的组件,所属领域中的技术人员应可理解,制造商可能会用不同的名词来称呼同样的组件。本说明书及权利要求书并不以名称的差异来作为区分组件的方式,而是以组件在功能上的差异来作为区分的基准。下面结合附图和实施例对本专利技术进行详细说明。图1是本专利技术第一实施例的GOA电路的结构示意图。如图1所示,GOA电路10包括级联的多个GOA单元11和多个下拉维持电路12。其中,级联的多个GOA单元11用于在多个时钟信号的控制下分别输出第一电平信号的栅极驱动信号以对显示区域中对应的水平扫描线进行充电。其中,第一电平信号为高电平信号。其中,每一个下拉维持电路12对应至少两个GOA单元11,每一个下拉维持电路用于维持对应的至少两个GOA单元11在非作用期间输出的栅极驱动信号为第二电平信号。其中,第二电平信号为低电平信号。优选地,当多个时钟信号的数量为N时,每一个或每两个下拉维持电路12对应N/2个GOA单元11。图2是本专利技术第二实施例的GOA电路的结构示意图,本专利技术基于八个时钟信号的GOA电路。如图2所示,GOA电路20包括级联的多个GOA单元21和多个下拉维持电路22。级联的多个GOA单元21用于在八个时钟信号CKn(n=1、2、…8)的控制下分别输出第一电平信号的栅极驱动信号G(n)(n=1、2、…N)以对显示区域中对应的水平扫描线进行充电。其中,第一电平信号为高电平信号。其中,级联的多个GOA单元21和八个时钟信号CKn的连接关系为:第一级GOA单元21与时钟信号CK本文档来自技高网...
一种GOA电路及液晶显示器

【技术保护点】
一种GOA电路,用于液晶显示器,其特征在于,所述GOA电路包括级联的多个GOA单元,其中,级联的多个所述GOA单元用于在多个时钟信号的控制下分别输出第一电平信号的栅极驱动信号以对显示区域中对应的水平扫描线进行充电;所述GOA电路进一步包括多个下拉维持电路,其中,每一个所述下拉维持电路对应至少两个所述GOA单元,每一个所述下拉维持电路用于维持对应的至少两个所述GOA单元在非作用期间输出的所述栅极驱动信号为第二电平信号。

【技术特征摘要】
1.一种GOA电路,用于液晶显示器,其特征在于,所述GOA电路包括级联的多个GOA单元,其中,级联的多个所述GOA单元用于在多个时钟信号的控制下分别输出第一电平信号的栅极驱动信号以对显示区域中对应的水平扫描线进行充电;所述GOA电路进一步包括多个下拉维持电路,其中,每一个所述下拉维持电路对应至少两个所述GOA单元,每一个所述下拉维持电路用于维持对应的至少两个所述GOA单元在非作用期间输出的所述栅极驱动信号为第二电平信号。2.根据权利要求1所述的GOA电路,其特征在于,当多个时钟信号的数量为N时,每一个或每两个所述下拉维持电路对应N/2个所述GOA单元。3.根据权利要求2所述的GOA电路,其特征在于,所述下拉维持电路包括输入模块和输出模块;所述输入模块包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管和第一电容,其中,所述第一晶体管的栅极、源极与所述第二晶体管的源极相连后与第一输入信号连接,所述第一晶体管的漏极分别与所述第三晶体管的源极、所述第四晶体管的栅极连接,所述第二晶体管的栅极分别与所述第三晶体管的栅极、所述第五晶体管的源极和栅极连接,所述第二晶体管的漏极与所述第四晶体管的源极连接,所述第五晶体管的漏极分别与所述第六晶体管的漏极、所述第七晶体管的源极、所述第一电容的一端、所述第九晶体管的栅极连接,所述第六晶体管的栅极和源极相连后与第二输入信号连接,所述第七晶体管的栅极、所述第十晶体管的栅极与复位信号连接,所述第八晶体管的栅极和源极连接后与第三输入信号连接,所述第八晶体管的漏极与所述第九晶体管的源极连接,所述第九晶体管的漏极分别与所述第一电容的另一端和所述第十晶体管的源极连接,所述第三晶体管、所述第四晶体管、所述第七晶体管、所述第十晶体管的漏极连接后与第四输入信号连接;所述输出模块包括多个晶体管,所述多个晶体管的数量等于所述多个时钟信号的数量N,所述多个晶体管的栅极彼此连接后与所述输入模块中的所述第九晶体管的漏极连接,所述多个晶体管的漏极彼此连接后与所述第四输入信号连接,所述多个晶体管的源极分别与对应的N/2个所述GOA单元的公共信号点和栅极驱动信号连接。4.根据权利要求3所述的GOA电路,其特征在于,当所述多个时钟信号的数量为八个,每一个所述下拉维持电路对应四个所述GOA单元时,第M级所述下拉维持电路的所述第一输入信号为恒压正电源,...

【专利技术属性】
技术研发人员:杜鹏
申请(专利权)人:深圳市华星光电技术有限公司
类型:发明
编号:201710026577
国别省市:广东;44

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1