用于管理多个迟滞DC-DC降压转换器的方法以及对应的DC-DC降压转换器技术

本公开涉及一种用于管理设置用于利用相应负载点产生多个输出电压或者用于提供共同电源电流至共同负载的多个迟滞DC-DC降压转换器的方法，所述迟滞DC-DC降压转换器的每一个包括根据相应迟滞窗口操作的迟滞比较器，包括在所述多个转换器中的给定转换器中，验证相应反馈电压是否达到下阈值以便于进入转换器的导通时段，所述方法包括操作：当所述验证相应反馈电压是否达到下阈值的操作指示并未达到下阈值时，检测所述多个转换器中的至少另一转换器是否已经进入相应导通时段，并且如果肯定的话，进入迟滞电压调整过程，包括通过减小迟滞窗口的下阈值而以给定量增加至少给定转换器的迟滞窗口的幅度。

【技术实现步骤摘要】

本说明书涉及用于管理被设置用于利用不同负载点产生多个输出电压或者用于向共同负载提供共同电源电流的多个迟滞DC-DC降压转换器的技术，所述迟滞DC-DC降压转换器中的每一个包括根据相应迟滞窗口而操作的迟滞比较器。各个实施例可以例如适用于管理布置在相同裸片或芯片上的迟滞转换器、DC-DC调节器、用于硬盘的功率联合体的电源。
技术介绍
DC-DC降压转换器广泛地用于提供多种电子系统，电子系统具有在电路板上的MPU、存储器和芯片集，这是因为它们的小尺寸和高效率。由于所涉及的数个应用，已经按序设计数个不同控制回路以满足在速度、能耗、输出电压精确度方面的规定。迟滞降压转换器良好地适用于微处理器电源，主要是由于它们针对高负载电流转换速率步幅的快速响应，维持了已调节的输出电压。图1示出了具有根据现有技术的迟滞PWM控制器的DC-DC降压转换器的基本配置。体系结构是相当简单的，因为转换器10基本上是振荡器，产生了反馈三角波形Vfb以通过迟滞比较器11与参考电压VR比较，如图2中所示。基本上，电池12产生输入电压Vi，其通过串联开关14a(也即高压侧功率FET)以及开关14b(也即连接至接地GND的低压侧功率FET)而耦合至具有电阻值为RESRL的等效串联电阻器15的电感器13的输入节点SW。输入节点SW因此是在输入电压Vi和接地GND之间的开关节点。电感器13以及串联电阻器15振荡配对的输出节点O也表示在输出电压Vo所形成处的转换器10的输出节点。在输出节点O和接地GND之间连接了输出电容器16，具有电阻值为RESRC的等效串联电阻器17。输出电阻19也即负载与电容器16并联，具有值R。针对输出节点O，其也连接至迟滞比较器11的正相输入端，而其负相输入端连接至由参考发生器18所提供的参考电压VR。迟滞电压11的输出信号发送至驱动器20，其取决于迟滞电压11的输出信号的水平而发出PWM(脉冲宽度调制)驱动信号Q至串联开关16a以及发送求反的至并联开关16b。反馈三角波形Vfb在图1的情形中对应于输出电压Vo，但是通常表示通过在反馈回路中由迟滞比较器11和驱动器20表示的反馈网络而所反馈的反馈信号，通常由输出电容器16和具有值RSERC的电阻器17的等效串联所产生。针对连续导电模式而言，这意味着不存在电感器电流连续等于零的时间时段，开关频率FSW＝1/TSW，其中TSW是在输入节点SW处开关电压VSW的时段，电感器13的电感值L和输出电容器串联电阻器17值RSERC的该种类的调节器是输入电压VI和输出电压Vo的组合。该电阻器17产生反馈三角波形Vfb，与从电感器13流过电容器16的电感器电流IL组合，与比较器参考电压VR相比，以类似于传统固定频率电压模式调节器的方式，具有以下关系，针对电压Vt的导通时段TON、开关关断时段TOFF和开关时段TSW，如图2的时序图中所示，其示出了在串联电阻器15的端子处输出电压Vo，在连续电流模式中：其中VHYST是在下阈值VTHL和上阈值VTHH之间的迟滞窗口的幅度。当跨串联电阻器17的电压远远大于电容器16的波动时达到了良好的也即稳定的控制。在现代电子学中，通过减小印刷电路板的大小和材料的成本，广泛地使用具有非常低等效串联电阻(ESR)的小型陶瓷电容器；在该情形中，电容器的波动变得支配了串联电阻RESRC的波动，并且控制器将趋向于LC谐振滤波器，具有其典型的相位延迟和振荡行为。通常，反馈至迟滞比较器的三角反馈电压Vfb可以与输出电压Vo不一致，因为例如已知添加简单无源波动重构网络，插入了与电感器线圈并联的电阻器和电容器，如在2004年的ProceedingsofPowerElectronicsSpecialistsConference第1711-1716页中Nabeshima、T.Sato、S.Yoshida、S.Chiba和K.Onda的\AnalysisandDesignConsiderationsofaBuckConverterwithaHystereticPWMcontroller\中所公开的。在该电路中，开关频率受到比较器和驱动器的延迟的影响，并且也受到针对功率FET的有限导通电阻的影响(诸如图1中所示的开关14a和14b)。当在相同裸片中包括多于一个迟滞DC-DC转换器时，由于内部噪声(例如在接合引线之中的互感，或者当调节器在开关切换时参考电压上的反冲噪声)，或者由于外部噪声(也即在PCB迹线之中或电感器之中的耦合)，这些转换器趋向于一起开关切换。增加了来自电压VI的尖峰和RMS电源电流，并且因此，增加了EMI(电磁干扰)和电源跳动(bouncing)(考虑到在输入电压VI和高压侧功率FETs之间存在互连)。在图3中示出了时序图，其示出了针对同时通信的诸如图1的转换器之类的两个开关转换器或调节器的电源电流的影响。采用Vfb1指示第一转换器的反馈电压，而采用Vfb2指示第二转换器的三角反馈电压。Is指示从电池(或主输入电源)共同地提供至该两个调节器的电源电流。如图3中所示，由于噪声，两个转换器趋向于在导通时段TON处的时刻t1处同步地开关切换。这产生了尖峰并且随后电源电流Is降低，而该电源电流Is应该沿着开关时段而更均匀地分布。此外，尤其是在DCM(不连续导通模式)状况下，同步化的行为将甚至由于该耦合而在输出电压中引起DC偏移。在图4中示出了由第一发生器的开关节点SW注入在第二发生器的反馈Vfb2上的、由于噪声耦合的两个迟滞DC-DC转换器之间相互作用的电学仿真结果。特别地，在图4中示出了针对每个调节器分别在开关节点处的电压VSW1和VSW2、流过相应电感器(类似图1中电感器13)的电感器电流IL1和IL2、以及总电源电流Is的时序图。图4中时间窗口划分为两个子窗口，用于DCM(不连续导通模式)的第一子窗口D，以及用于CCM(连续电流模式)的第二子窗口C。在DCM和在CCM模式中，第一DC-DC转换器的高压侧功率FET(也即图1中开关14a)的每次导通触发了第二DC-DC转换器的高压侧功率FET的导通，使得它们同步。得到的峰值和RMS电源电流Is明显地相针对非同步行为而增加。文献US6147478A解决了该问题，其提出了涉及在单个裸片中交错数个迟滞DC-DC转换器的技术方案。该技术方案基本上提供了顺次添加时钟信号以在所需频率下触发所需开关调节器的导通时段TON。必须选择时钟频率为高于迟滞DC-DC转换器可以达到的最大开关频率，其如所述为输入电压、输出电压、半桥的FET开关的RDSON、以及电感器的ESR的函数。如果时钟频率低于迟滞DC-DC转换器子谐波振荡的最大固有开关频率，可以发生振荡，并且电感器电流波动随着输出电压波动而增加。
技术实现思路
一个或多个实施例的目的是提供一种用于管理多个迟滞DC-DC降压转换器的方法，其解决了现有技术的缺点并且特别地允许使用在单个裸片中的数个迟滞DC-DC转换器而无需添加具有高频率的时钟信号。根据一个或多个实施例，该目的由于具有权利要求1中所规定特征的方法而实现。一个或多个实施例可以涉及对应的转换器。权利要求形成了在此涉及各个实施例而所提供的技术教导的整体部分。根据在此所述的技术方本文档来自技高网...

【技术保护点】
一种用于管理被设置用于利用相应负载点(19_1,19_2)产生多个输出电压或者用于提供共同电源电流至共同负载(19)的多个迟滞DC‑DC降压转换器的方法，所述迟滞DC‑DC降压转换器(10j；101,102)中的每一个包括根据在所述多个转换器(10j；101,102)中给定转换器(102)中所包括的相应迟滞窗口(VHYST1,VHYST2)而操作的迟滞比较器(11)，验证(105)相应反馈电压(Vfb2)是否达到下阈值(VTHL)以便于进入(111)所述转换器(102)的导通时段(TON2)，其特征在于，所述方法包括如下操作：当验证(105)相应反馈电压(Vfb2)是否达到下阈值(VTHL)的所述操作指示所述下阈值(VTHL)并未达到时，检测(115；115i)所述多个转换器(10j；101,102)中的至少另一个转换器(102)是否已进入相应的导通时段(TON1)，并且在肯定的情形下，进入迟滞电压调整过程(116；116i)，包括通过减小所述迟滞窗口(VHYST2)的下阈值(VTHL)而以给定量(ΔVHYST)增加(120；12i)至少所述给定转换器(102)的迟滞窗口(VHYST2)的幅度。...

【技术特征摘要】
2015.09.22 IT 1020150000539811.一种用于管理被设置用于利用相应负载点(19_1,19_2)产生多个输出电压或者用于提供共同电源电流至共同负载(19)的多个迟滞DC-DC降压转换器的方法，所述迟滞DC-DC降压转换器(10j；101,102)中的每一个包括根据在所述多个转换器(10j；101,102)中给定转换器(102)中所包括的相应迟滞窗口(VHYST1,VHYST2)而操作的迟滞比较器(11)，验证(105)相应反馈电压(Vfb2)是否达到下阈值(VTHL)以便于进入(111)所述转换器(102)的导通时段(TON2)，其特征在于，所述方法包括如下操作：当验证(105)相应反馈电压(Vfb2)是否达到下阈值(VTHL)的所述操作指示所述下阈值(VTHL)并未达到时，检测(115；115i)所述多个转换器(10j；101,102)中的至少另一个转换器(102)是否已进入相应的导通时段(TON1)，并且在肯定的情形下，进入迟滞电压调整过程(116；116i)，包括通过减小所述迟滞窗口(VHYST2)的下阈值(VTHL)而以给定量(ΔVHYST)增加(120；12i)至少所述给定转换器(102)的迟滞窗口(VHYST2)的幅度。2.根据权利要求1所述的方法，其特征在于，所述迟滞电压调整过程(116；116i)包括，在以给定量(ΔVHYST)增加所述迟滞窗口(VHYST2)的幅度的所述步骤之后，验证(130；130i)所述给定转换器(102)的反馈电压现在是否达到所述下阈值(VTHL)，并且在肯定的情形下，增加(131)所述迟滞窗口(VHYST2)的上阈值(VTHH)。3.根据权利要求2所述的方法，其特征在于，随后验证(132；132i)所述另一转换器的导通时段(TON1)是否结束，并且在肯定的情形下，恢复(133)所述下阈值(VTHL)。4.根据权利要求2所述的方法，其特征在于，如果所述验证(130)给定转换器(102)的反馈电压现在是否达到下阈值(VTHL)的步骤给出否定性结果，包括随后...

【专利技术属性】
技术研发人员：P·普利奇，M·马祖科，
申请(专利权)人：意法半导体股份有限公司，
类型：发明
国别省市：意大利;IT