电阻校正方法及其校正系统技术方案

技术编号:14890924 阅读:110 留言:0更新日期:2017-03-28 23:32
本发明专利技术公开了一种电阻校正方法及其校正系统,所述电阻校正方法用于一第一模块的一第一电阻,其包括在一第二模块的一校正单元上执行一电阻校正,其中,所述第一模块通过耦接于所述第一电阻的一接垫连接于所述第二模块,且所述校正单元耦接于所述接垫;在所述电阻校正被执行以后,取得所述校正单元的电阻值;以及根据所述校正单元的电阻值,校正所述第一电阻的电阻值。

【技术实现步骤摘要】

本专利技术涉及一种电阻校正方法及其校正系统,尤其涉及一种可减少外接参考电阻及虚垫(dummypad)的使用的电阻校正方法及校正系统。
技术介绍
芯片内部匹配终结(On-DieTermination,ODT)是一种在传输线上进行阻抗匹配的技术,其应用的对象为位于半导体芯片内部的终端电阻,而不是位于印刷电路板(PrintedCircuitBoard,PCB)上的电阻。为使传输线上的信号衰减降到最低,传输线上每一位置的阻抗大小应一致。若传输线上任何位置由于部分因素而造成阻抗不一致的情形时(例如开路(opencircuit)、阻抗不连续、不同材质),信号经过阻抗改变的位置会遭受到反射而产生衰减或震荡等现象。为了避免阻抗不匹配的情形,传输线端点上需设置阻抗相当的终端电阻,此即所谓的匹配终结(Termination)。随着电阻连接于传输线的方式不同,匹配终结也可采用不同方式来进行。常见的匹配终结方法包括并联匹配(ParallelTermination)及串联匹配(SeriesTermination)。有别于主板上所需的匹配终结,位于半导体芯片内部的匹配终结称为芯片内部匹配终结。为了在数据总线(databus)上达到较佳的信号完整性及较高的操作速度,用于芯片内部匹配终结的电阻值必须是准确的。现有芯片内部匹配终结校正方法是通过外接参考电阻来实现,此外接参考电阻需通过一虚垫(dummypad)连接至芯片,耦接于此虚垫上的电阻即可通过外接电阻来进行校正,虚垫上的电阻设定可再复制到芯片的其它接脚(pin)上,以在所有接脚上实现芯片内部匹配终结的校正。然而,根据现有芯片内部匹配终结校正方法,印刷电路板上每一芯片都需要外接参考电阻以及相对应的虚垫。鉴于此,有必要提供另一种电阻校正方法,以减少外接参考电阻的使用并降低芯片的接脚数量,进而节省印刷电路板的成本及面积。
技术实现思路
因此,本专利技术的主要目的即在于提供一种电阻校正方法及校正系统,其可根据一第二模块中一校正单元的电阻值,来校正一第一模块中的电阻,以减少外接电阻及相对应虚垫(dummypad)的使用。本专利技术公开一种电阻校正方法,用于一第一模块的一第一电阻。所述电阻校正方法包括在一第二模块的一校正单元上执行一电阻校正,其中,所述第一模块通过耦接于所述第一电阻的一接垫(pad)连接于所述第二模块,且所述校正单元耦接于所述接垫;在所述电阻校正被执行以后,取得所述校正单元的电阻值;以及根据所述校正单元的电阻值,校正所述第一电阻的电阻值。本专利技术还公开一种电阻校正方法,用于一第一模块的多个第一电阻。所述电阻校正方法包括在一第二模块的多个校正单元上执行一电阻校正,其中,所述第一模块通过多个接垫连接于所述第二模块,其中每一接垫耦接于所述多个第一电阻中至少一第一电阻,且所述多个校正单元中每一校正单元耦接于所述多个接垫当中一者;在所述电阻校正被执行以后,取得所述多个校正单元的电阻值;以及根据所述多个校正单元中相对应的一校正单元的电阻值,校正所述多个第一电阻中每一第一电阻的电阻值。本专利技术还公开一种校正系统,包括一第一模块及一第二模块。所述第一模块包括欲校正的一第一电阻及一校正电路。所述第一电阻耦接于一接垫,所述校正电路耦接于所述第一电阻。所述第二模块包括一校正单元,所述校正单元耦接于所述接垫,其中,所述校正单元是由一外接电阻来进行校正,以取得一电阻值。所述校正电路根据所述校正单元的电阻值来校正所述第一电阻的电阻值。附图说明图1为本专利技术实施例一动态随机存取存储器控制系统的示意图。图2为动态随机存取存储器模块的数据接脚与控制器的控制接脚之间连结的示意图。图3为校正电路的实施及运作方式的示意图。图4为校正电路的另一种实施及运作方式的示意图。图5为本专利技术实施例一电阻校正流程的示意图。其中,附图标记说明如下:10动态随机存取存储器控制系统100动态随机存取存储器模块102ZQ校正电路104电阻106校正单元120控制器122校正电路Rtt1、Rtt2电阻R_pu上拉电阻R_pd下拉电阻140接垫302比较器304电压选择装置VOH、VOL电压值50电阻校正流程500~508步骤具体实施方式根据本专利技术的实施例,在印刷电路板(PrintedCircuitBoard,PCB)上的一校正系统中,一第一模块(如第一芯片)中的电阻可根据一第二模块(如第二芯片)的校正结果来进行校正。因此,第一模块的芯片内部匹配终结(On-DieTermination,ODT)校正可在不使用外接电阻及相对应虚垫(dummypad)的情况下来实现。更明确来说,第二模块的一校正单元可用来校正第一模块中的电阻。详细来说,校正单元中的电阻可由一外接参考电阻来进行校正,校正单元中的电阻通过校正以后可获得准确的电阻值。因此,校正单元中电阻的准确阻值可用来校正第一模块中的电阻。以动态随机存取存储器(DynamicRandomAccessMemory,DRAM)控制系统为例,请参考图1,图1为本专利技术实施例一动态随机存取存储器控制系统10的示意图。如图1所示,动态随机存取存储器控制系统10可为本专利技术的一校正系统,其包括一动态随机存取存储器模块100(即第二模块)及一控制器120(即第一模块)。控制器120可用来控制动态随机存取存储器模块100中的数据存储。详细来说,动态随机存取存储器模块100包括多个数据接脚(pin),其分别耦接于控制器120的多个控制接脚。动态随机存取存储器模块100的每一数据接脚可通过一接垫(pad)耦接于控制器120的一控制接脚。图2绘出了一数据接脚与一控制接脚之间的连结。如图2所示,动态随机存取存储器模块100包括一ZQ校正电路102、一电阻104及一校正单元106。校正单元106包括电阻Rtt1及Rtt2。ZQ校正电路102可通过外接电阻104作为参考电阻,对校正单元106中的电阻Rtt1及Rtt2进行校正,其中,电阻104的电阻值为240欧姆,可用于动态随机存取存储器模块100中,用来进行ZQ校正。控制器120包括一上拉电阻R_pu、一下拉电阻R_pd及一校正电路122。校正电路122可根据校正单元106中电阻Rtt1及Rtt2的电阻值,校正电阻R_pu及R_pd的电阻值。动态随机存取存储器模块100及控制器120之间设置有一接垫140,作为动态随机存取存储器模块100与控制器120相连的媒介。现有动态随机存取存储器控制系统10的芯片内部匹配终结是在动态随机存取存储器模块100的每一数据接脚上执行。在此情况下,校正单元106中对应于每一数据接脚的电阻都应具有正确的电阻值。因数据接脚是通过接垫耦接于控制器120的控制接脚,控制接脚上的电阻校正可通过动态随机存取存储器模块100中相对应数据接脚上的正确电阻值来实现,其中,数据接脚上的电阻可视为参考电阻,用来提供相对应控制接脚的校正所需参考电阻值。因此,控制器120的电阻校正不需使用外接参考电阻及相对应的虚垫,可节省印刷电路板的成本及面积。为了根据校正单元106中电阻Rtt1及Rtt2的电阻值来校正上拉电阻R_pu或下拉电阻R_pd的电阻值,校正电路122可决定一特定电压值,此特定电压值对应于上拉电阻R_pu或下拉电阻R_pd的一目标电阻值。以上拉电阻R_pu为例,校正电路本文档来自技高网
...
电阻校正方法及其校正系统

【技术保护点】
一种电阻校正方法,用于一第一模块的一第一电阻,其特征在于,所述电阻校正方法包括:在一第二模块的一校正单元上执行一电阻校正,其中,所述第一模块通过耦接于所述第一电阻的一接垫连接于所述第二模块,且所述校正单元耦接于所述接垫;在所述电阻校正被执行以后,取得所述校正单元的电阻值;以及根据所述校正单元的电阻值,校正所述第一电阻的电阻值。

【技术特征摘要】
2015.09.14 US 14/854,0321.一种电阻校正方法,用于一第一模块的一第一电阻,其特征在于,所述电阻校正方法包括:在一第二模块的一校正单元上执行一电阻校正,其中,所述第一模块通过耦接于所述第一电阻的一接垫连接于所述第二模块,且所述校正单元耦接于所述接垫;在所述电阻校正被执行以后,取得所述校正单元的电阻值;以及根据所述校正单元的电阻值,校正所述第一电阻的电阻值。2.如权利要求1所述的电阻校正方法,其特征在于,根据所述校正单元的电阻值,校正所述第一电阻的电阻值的步骤包括:决定一特定电压值,所述特定电压值对应于所述第一电阻的一目标电阻值;调整所述第一电阻的电阻值,其中,来自于所述接垫的一输出电压的电压值随着所述第一电阻的电阻值而变化;以及当所述输出电压的电压值达到所述特定电压值时,判断所述第一电阻的电阻值达到所述目标电阻值。3.如权利要求2所述的电阻校正方法,其特征在于,当所述输出电压的电压值达到所述特定电压值时,判断所述第一电阻的电阻值达到所述目标电阻值的步骤包括:通过一比较器来比较所述输出电压的电压值与所述特定电压值;以及当所述比较器的一输出值改变时,判断所述第一电阻的电阻值达到所述目标电阻值。4.如权利要求1所述的电阻校正方法,其特征在于,所述第一电阻为所述接垫的一上拉电阻或一下拉电阻。5.如权利要求1所述的电阻校正方法,其特征在于,根据所述校正单元的电阻值,校正所述第一电阻的电阻值的步骤周期性地被执行。6.如权利要求1所述的电阻校正方法,其特征在于,所述第二模块是一动态随机存取存储器,且所述第一模块是所述动态随机存取存储器的一控制器。7.如权利要求1所述的电阻校正方法,其特征在于,所述第一模块是一芯片的一输出驱动装置,且所述第二模块是所述输出驱动装置的一负载。8.如权利要求1所述的电阻校正方法,其特征在于,所述校正单元包括至少一第二电阻,用来提供用于校正所述第一电阻的电阻值的至少一参考电阻值。9.一种电阻校正方法,用于一第一模块的多个第一电阻,其特征在于,所述电阻校正方法包括:在一第二模块的多个校正单元上执行一电阻校正,其中,所述第一模块通过多个接垫连接于所述第二模块,其中每一接垫耦接于所述多个第一电阻中至少一第一电阻,且所述多个校正单元中每一校...

【专利技术属性】
技术研发人员:李建锡莊曜诚
申请(专利权)人:联咏科技股份有限公司
类型:发明
国别省市:中国台湾;71

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1