一种FPGA调试转换设备、系统及方法技术方案

本发明专利技术提供了一种FPGA调试转换设备、系统及方法，并行接口通过并行总线与调试主机连接；串行接口通过串行总线与待调试目标FPGA器件连接；指令处理器接收调试主机发送的第一调试指令并获取第一调试指令对应的调试数据，将调试数据转换成串行信号格式数据下发给待调试目标FPGA器件。这样不再是在调试主机上由软件通过控制单根信号线模拟串行时序的方式将调试数据转换成的串行信号格式数据，而是将调试数据传输到FPGA调试转换设备上，由FPGA调试转换设备的格式转换芯片对调试数据进行处理转换得到串行信号格式数据并发送给待调试目标FPGA器件。这就充分利用了并行总线的带宽，提高了调试主机与FPGA调试转换设备之间的数据传输速度，更好地满足了FPGA调试需求。

【技术实现步骤摘要】

本专利技术涉及FPGA(Field－ProgrammableGateArray，现场可编程门阵列)领域，具体涉及一种FPGA调试转换设备、系统及方法。
技术介绍
FPGA作为一种半定制逻辑电路，因其功能强大，开发周期短，可反复修改等优势，被广泛应用于通信，工控，视频，安防乃至国防军工等领域之中。对于FPGA来说，现场可编程性是最大的优势之一，同时，在FPGA的开发过程中，对FPGA进行调试也十分重要，而随着集成电路技术的快速发展，FPGA芯片的集成度也越来越高，FPGA芯片调试难度也越来越大，因此需要FPGA厂家提供高速，可靠的FPGA编程、调试装置。通常的，FPGA厂家会提供基于USB接口的FPGA调试设备，但因为USB使用范围广，操作简单，且易用于存储设备等的原因，容易造成泄密。为了解决USB接口容易泄密的问题，FPGA厂家会提供基于并行总线的调试设备，具体是通过在调试主机使用软件控制单根信号线模拟串行时序的方式，将调试数据转换成串行信号格式数据，再通过并行总线发送给调试设备进行电平转换，调试设备将电平转换后串行信号格式数据的下发给待调试目标FPGA器件进行调试。但由于调试数据是在调试主机上通过软件控制单根信号线模拟串行时序的方式转换成串行信号格式数据的，这就导致了将数据传输至调试设备的传输速度很慢，不能充分利用并行总线的带宽，难以满足FPGA的调试需求，为此提供一种能提高调试主机与调试设备之间的数据传输速度的新的FPGA调试设备就十分有必要了。
技术实现思路
本专利技术要解决的主要技术问题是，提供一种FPGA调试转换设备、系统及方法，能提高数据传输速度，更好的满足FPGA调试需求。为解决上述技术问题，本专利技术提供一种FPGA调试转换设备，所述FPGA调试转换设备包括：格式转换芯片，所述格式转换芯片包括通过并行总线与调试主机连接的并行接口，通过串行总线与待调试目标FPGA器件连接的串行接口，以及指令处理器；所述指令处理器用于接收所述调试主机通过所述并行接口发送的第一调试指令，并获取所述第一调试指令对应的调试数据；以及用于将所述调试数据转换成串行信号格式数据通过所述串行接口下发给所述待调试目标FPGA器件。进一步的，所述指令处理器包含并行总线控制器、指令解析器、串行总线控制器以及数据缓存器；所述并行总线控制器用于接收来自所述并行接口的第一调制指令并下发给所述指令解析器；所述指令解析器用于对所述第一调制指令进行解析并向所述调试主机发送指令解析响应；所述数据缓存器用于接收并保存所述调试主机根据所述指令解析响应下发的调试数据；所述串行总线控制器用于从所述数据缓存器中读取所述调试数据并转换为对应的串行信号格式数据后通过所述串行接口下发给所述待调试目标FPGA器件。进一步的，所述并行总线控制器还用于接收来自所述并行接口的第二调制指令并下发给所述指令解析器；以及用于从所述数据缓存器中提取运行数据并转换成并行信号格式通过所述并行接口发送给所述调试主机；所述指令解析器还用于通过所述并行接口从所述调试主机接收第二调试指令，并将对所述第二调试指令进行解析得到的数据获取指令下发给所述串行总线控制器；所述串行总线控制器还用于将所述数据获取指令转换成串行信号格式后下发给所述待调试目标FPGA器件连接的串行接口，以及接收所述待调试目标FPGA器件根据所述数据获取指令通过所述串行总线反馈的运行数据，并将所述运行数据存储于所述数据缓存器中。进一步的，所述并行总线控制器还用于在接收所述第一调试指令和第二调试指令之前，接收来自所述并行接口的第三调试指令并下发给所述指令解析器；所述指令解析器还用于对所述第三调制指令进行解析，得到待配置项目以及配置数据；根据所述配置数据对所述待配置项目进行配置。进一步的，所述串行总线包括JTAG和SPI两个总线，所述串行接口包括JTAG和SPI两个串行接口，所述串行总线控制器包括JTAG和SPI两个串行总线控制器；所述第三调试指令包含串行总线类型指示信息；所述指令解析器用于根据所述总线类型指示信息从所述JTAG和SPI两个串行总线控制器中选择一个进行激活。进一步的，所述并行接口包括标准并行接口和扩展功能并行接口；所述第三调试指令包含并行接口类型指示信息；所述指令解析器还用于对所述第三调制指令进行解析得到所述接口类型指示信息，并发送给所述并行总线控制器；所述并行总线控制器用于根据所述接口类型指示信息启用所述标准并行接口和扩展功能并行接口中的一个。进一步的，所述并行总线控制器还用于在接收到来自所述调试主机的第三调试指令之前，在所述FPGA调试转换设备上电之后，启用所述标准并行接口。进一步的，所述FPGA调试转换设备还包括第一电平缓冲器和第二电平缓冲器；所述第一电平缓冲器用于将所述调试主机发送的各调试指令及调试数据的电平转换为所述FPGA调试转换设备的工作电平，以及用于将所述FPGA调试转换设备反馈的数据的电平转换为所述调试主机的工作电平；所述第二电平缓冲器用于将所述FPGA调试转换设备下发给所述待调试目标FPGA器件的串行信号格式数据的电平转换为所述待调试目标FPGA器件的工作电平，以及用于将所述待调试目标FPGA器件发送的运行数据的电平转换为所述FPGA调试转换设备的工作电平。本专利技术还提供了一种FPGA调试转换系统，所述FPGA调试转换系统包括：调试主机以及上述任一种的FPGA调试转换设备；所述调试主机通过并行总线与所述FPGA调试转换设备的并行接口连接，并向所述并行接口下发第一调试指令以及与所述第一调试指令对应的调试数据；所述FPGA调试转换设备的指令处理器接收所述调试主机下发第一调试指令以及与所述第一调试指令对应的调试数据，并将所述调试数据转换成串行信号格式数据通过所述FPGA调试转换设备的串行接口下发给待调试目标FPGA器件。本专利技术还提供了一种FPGA调试转换方法，所述FPGA调试转换方法应用于上述FPGA调试转换设备上，包括：将所述FPGA调试转换设备的并行接口通过并行总线与调试主机连接，并将格式转换芯片的串行接口通过串行总线与待调试目标FPGA器件连接；所述FPGA调试转换设备接收所述调试主机通过所述并行接口发送的第一调试指令，并获取所述第一调试指令对应的调试数据；所述FPGA调试转换设备将所述调试数据转换成串行信号格式数据并通过所述串行接口下发给所述待调试目标FPGA器件。有益效果本专利技术提供一种FPGA调试转换设备、系统及方法，包括格式转换芯片，格式转换芯片中包括并行接口、串行接口、以及指令处理器。其中，并行接口通过并行总线与调试主机连接；串行接口通过串行总线与待调试目标FPGA器件连接；指令处理器接收调试主机通过并行接口发送的第一调试指令，并获取第一调试指令对应的调试数据，将调试数据转换成串行信号格式数据通过串行接口下发给待调试目标FPGA器件。这样不再是在调试主机上由软件通过控制单根信号线模拟串行时序的方式将调试数据转换成的串行信号格式数据，而是将调试数据传输到FPGA调试转换设备上，由FPGA调试转换设备的格式转换芯片对调试数据进行处理转换得到串行信号格式数据并发送给待调试目标FPGA器件。这就充分利用了并行总线的带宽，提高了调试主机与FPGA调试转换设备之间的数据传输速度，更好的满足了本文档来自技高网...

【技术保护点】
一种FPGA调试转换设备，包括格式转换芯片，所述格式转换芯片包括通过并行总线与调试主机连接的并行接口，通过串行总线与待调试目标FPGA器件连接的串行接口，以及指令处理器；所述指令处理器用于接收所述调试主机通过所述并行接口发送的第一调试指令，并获取所述第一调试指令对应的调试数据；以及用于将所述调试数据转换成串行信号格式数据通过所述串行接口下发给所述待调试目标FPGA器件。

【技术特征摘要】
1.一种FPGA调试转换设备，包括格式转换芯片，所述格式转换芯片包括通过并行总线与调试主机连接的并行接口，通过串行总线与待调试目标FPGA器件连接的串行接口，以及指令处理器；所述指令处理器用于接收所述调试主机通过所述并行接口发送的第一调试指令，并获取所述第一调试指令对应的调试数据；以及用于将所述调试数据转换成串行信号格式数据通过所述串行接口下发给所述待调试目标FPGA器件。2.如权利要求1所述的FPGA调试转换设备，其特征在于所述指令处理器包含并行总线控制器、指令解析器、串行总线控制器以及数据缓存器；所述并行总线控制器用于接收来自所述并行接口的第一调制指令并下发给所述指令解析器；所述指令解析器用于对所述第一调制指令进行解析并向所述调试主机发送指令解析响应；所述数据缓存器用于接收并保存所述调试主机根据所述指令解析响应下发的调试数据；所述串行总线控制器用于从所述数据缓存器中读取所述调试数据并转换为对应的串行信号格式数据后通过所述串行接口下发给所述待调试目标FPGA器件。3.如权利要求2所述的FPGA调试转换设备，其特征在于，所述并行总线控制器还用于接收来自所述并行接口的第二调制指令并下发给所述指令解析器；以及用于从所述数据缓存器中提取对应的运行数据并转换成并行信号格式通过所述并行接口发送给所述调试主机；所述指令解析器还用于通过所述并行接口从所述调试主机接收第二调试指令，并将对所述第二调试指令进行解析得到的数据获取指令下发给所述串行总线控制器；所述串行总线控制器还用于将所述数据获取指令转换成串行信号格式后下发给所述待调试目标FPGA器件连接的串行接口，以及接收所述待调试目标FPGA器件根据所述数据获取指令通过所述串行总线反馈的运行数据，并将所述运行数据存储于所述数据缓存器中。4.如权利要求3所述的FPGA调试转换设备，其特征在于，所述并行总线控制器还用于在接收所述第一调试指令和第二调试指令之前，接收来自所述并行接口的第三调试指令并下发给所述指令解析器；所述指令解析器还用于对所述第三调制指令进行解析，得到待配置项目以及配置数据；根据所述配置数据对所述待配置项目进行配置。5.如权利要求4所述的FPGA调试转换设备，其特征在于，所述串行总线包括JTAG总线和SPI总线，所述串行接口包括JTAG串行接口和SPI串行接口，所述串行总线控制器包括JTAG串行总线控制器和SPI串行总线控制器；所述第三调试指令包含串行总线类型指示信息；所述指令解析器用于根...

【专利技术属性】
技术研发人员：王付翔，
申请(专利权)人：深圳市紫光同创电子有限公司，
类型：发明
国别省市：广东;44